शुरुआती के लिए डिजिटल रूपांतरण के अनुरूप

यह लेख विभिन्न प्रकार के एडीसी के संचालन के सिद्धांत के बारे में बुनियादी मुद्दों पर चर्चा करता है। इसी समय, एनालॉग-टू-डिजिटल रूपांतरण के गणितीय विवरण से संबंधित कुछ महत्वपूर्ण सैद्धांतिक गणनाएं लेख के दायरे से बाहर रह गईं, लेकिन ऐसे लिंक हैं जहां एक इच्छुक पाठक एडीसी के सैद्धांतिक पहलुओं की गहन चर्चा पा सकता है। इस प्रकार, लेख को एडीसी के संचालन के सामान्य सिद्धांतों को समझने के लिए उनके काम के सैद्धांतिक विश्लेषण की तुलना में अधिक डिग्री की चिंता है।

"

परिचय

प्रारंभिक बिंदु के रूप में, हम एनालॉग-टू-डिजिटल रूपांतरण को परिभाषित करते हैं। एक एनालॉग-टू-डिजिटल रूपांतरण एक इनपुट भौतिक मात्रा को उसके संख्यात्मक प्रतिनिधित्व में परिवर्तित करने की प्रक्रिया है। एनालॉग-टू-डिजिटल कनवर्टर एक ऐसा उपकरण है जो इस रूपांतरण को करता है। औपचारिक रूप से, एडीसी का इनपुट मूल्य किसी भी भौतिक मात्रा में हो सकता है - वोल्टेज, वर्तमान, प्रतिरोध, समाई, नाड़ी पुनरावृत्ति दर, शाफ्ट रोटेशन कोण, आदि। हालाँकि, निश्चितता के लिए, इसके बाद, हम ADCs को विशेष रूप से वोल्टेज-टू-कोड कन्वर्टर्स के रूप में समझेंगे।


एनालॉग-टू-डिजिटल रूपांतरण की अवधारणा बारीकी से माप की अवधारणा से संबंधित है। माप से हमारा मतलब है कि एक निश्चित मानक के साथ मापा मात्रा की तुलना करने की प्रक्रिया; एनालॉग-टू-डिजिटल रूपांतरण में, इनपुट मात्रा की तुलना एक निश्चित संदर्भ मात्रा (एक नियम के रूप में, संदर्भ वोल्टेज के साथ) से की जाती है। इस प्रकार, एनालॉग-टू-डिजिटल रूपांतरण को इनपुट सिग्नल के मूल्य के माप के रूप में माना जा सकता है, और माप की त्रुटियों जैसे मेट्रोोलॉजी की सभी अवधारणाएं इसके लिए लागू होती हैं।

एडीसी की मुख्य विशेषताएं

एडीसी की कई विशेषताएं हैं, जिनमें से मुख्य को रूपांतरण आवृत्ति और बिट गहराई कहा जा सकता है। रूपांतरण आवृत्ति आमतौर पर नमूनों में प्रति सेकंड (नमूने प्रति सेकंड, एसपीएस), बिट्स में बिट गहराई में व्यक्त की जाती है। आधुनिक एडीसी में 24 बिट्स तक का रिज़ॉल्यूशन हो सकता है और जीएसपीएस इकाइयों तक रूपांतरण की गति (ज़ाहिर है, एक साथ नहीं)। गति और बिट गहराई जितनी अधिक होगी, आवश्यक विशेषताओं को प्राप्त करना उतना ही मुश्किल होगा, उतना ही महंगा और अधिक जटिल कनवर्टर। रूपांतरण की गति और बिट गहराई एक दूसरे से एक निश्चित तरीके से संबंधित हैं, और हम गति का त्याग करके रूपांतरण की प्रभावी बिट गहराई को बढ़ा सकते हैं।

एडीसी प्रकार

कई प्रकार के एडीसी हैं, हालांकि, इस लेख की रूपरेखा में, हम केवल निम्न प्रकारों पर विचार करने के लिए खुद को प्रतिबंधित करते हैं:

• एडीसी समानांतर रूपांतरण (प्रत्यक्ष रूपांतरण, फ्लैश एडीसी)
• अनुक्रमिक एडीसी (एसएआर एडीसी)
• डेल्टा-सिग्मा एडीसी (प्रभारी एडीसी संतुलित)

अन्य प्रकार के एडीसी भी हैं, जिनमें पाइपलाइन और संयुक्त प्रकार शामिल हैं, जिनमें विभिन्न वास्तुकला के साथ कई एडीसी शामिल हैं (आमतौर पर)। हालांकि, उपरोक्त एडीसी आर्किटेक्चर इस तथ्य के कारण सबसे अधिक संकेत देते हैं कि प्रत्येक आर्किटेक्चर सामान्य गति-बिट सीमा में एक निश्चित स्थान पर रहता है।

प्रत्यक्ष (समानांतर) रूपांतरण के ADCs में उच्चतम गति और सबसे कम बिट गहराई है। उदाहरण के लिए, टेक्सास इंस्ट्रूमेंट्स TLC5540 समानांतर रूपांतरण ADC में सिर्फ 8 बिट्स के साथ 40MSPS है। इस प्रकार के ADC में 1 GSPS तक की रूपांतरण गति हो सकती है। यहां यह ध्यान दिया जा सकता है कि पाइपलाइन किए गए एडीसी की गति और भी अधिक है, हालांकि वे कम गति के साथ कई एडीसी का संयोजन हैं और उनका विचार इस लेख के दायरे से परे है।

बिट-रेट की श्रृंखला में औसत आला क्रमिक सन्निकटन के एडीसी द्वारा कब्जा कर लिया जाता है। विशिष्ट मान 100KSPS-1MSPS की रूपांतरण दर पर 12–18 बिट हैं।

सिग्मा-डेल्टा ADCs द्वारा सबसे बड़ी सटीकता प्राप्त की जाती है, जिसमें अधिकतम 24 बिट्स की क्षमता और SPS इकाइयों से KSPS इकाइयों की गति होती है।

एक अन्य प्रकार का एडीसी जिसका उपयोग हाल के दिनों में किया गया है, एडीसी को एकीकृत कर रहा है। एकीकृत ADCs अब लगभग पूरी तरह से अन्य प्रकार के ADCs द्वारा प्रतिस्थापित कर दिए गए हैं, लेकिन पुराने माप उपकरणों में पाए जा सकते हैं।

प्रत्यक्ष रूपांतरण एडीसी

प्रत्यक्ष रूपांतरण एडीसी 1960-1970 में व्यापक थे, और 1980 के दशक में एकीकृत सर्किट के रूप में निर्मित होने लगे। वे अक्सर "पाइपलाइन्ड" एडीसी (इस लेख में नहीं माना जाता है) के हिस्से के रूप में उपयोग किए जाते हैं, और 1 जीएसपीएस तक की गति पर 6-8 बिट्स का एक संकल्प होता है।

प्रत्यक्ष रूपांतरण एडीसी की वास्तुकला को अंजीर में दिखाया गया है। 1



अंजीर। 1. ADC प्रत्यक्ष रूपांतरण के ब्लॉक आरेख

एडीसी के संचालन का सिद्धांत बेहद सरल है: इनपुट सिग्नल को एक साथ सभी "प्लस" इनपुटर्स की तुलना में भेजा जाता है, और "माइनस" सिग्नल को रेसिस्टर्स आर को विभाजित करके संदर्भ वोल्टेज से प्राप्त वोल्टेज की एक श्रृंखला के साथ आपूर्ति की जाती है। 1 यह श्रृंखला इस प्रकार होगी: (1/16, 3/16, 5/16, 7/16, 9/16, 11/16, 13/16) Uref, जहां Uref ADC संदर्भ वोल्टेज है।

1/2 Uref के बराबर वोल्टेज को ADC इनपुट पर लागू करें। फिर पहले 4 कंपैक्टर काम करेंगे (यदि आप नीचे से गिनती करते हैं), और तार्किक इकाइयां उनके आउटपुट पर दिखाई देंगी। प्राथमिकता एनकोडर इकाइयों के "कॉलम" से एक बाइनरी कोड बनाएगा, जो आउटपुट रजिस्टर द्वारा तय किया गया है।

अब इस तरह के एक कनवर्टर के फायदे और नुकसान स्पष्ट हो जाते हैं। सभी तुलनित्र समानांतर में काम करते हैं, सर्किट का विलंब समय एक तुलनित्र में विलंब समय और एनकोडर में विलंब समय के बराबर होता है। तुलनित्र और एनकोडर को बहुत तेज बनाया जा सकता है, परिणामस्वरूप, पूरे सर्किट में बहुत तेज गति होती है।

लेकिन एन बिट्स प्राप्त करने के लिए आपको 2 ^ एन तुलनाकर्ताओं की आवश्यकता होती है (और एनकोडर की जटिलता भी 2 ^ एन की तरह बढ़ती है)। अंजीर में सर्किट। 1. 8 तुलनित्र होते हैं और 3 बिट्स होते हैं, 8 बिट्स प्राप्त करने के लिए आपको 256 तुलनित्रों की आवश्यकता होती है, 10 बिट्स के लिए आपको 1024 तुलनित्रों की आवश्यकता होती है, 24-बिट एडीसी के लिए उन्हें 16 मिलियन से अधिक की आवश्यकता होगी। हालांकि, तकनीक इतनी ऊंचाइयों तक नहीं पहुंची है।

अनुक्रमिक सन्निकटन ADC

अनुक्रमिक सन्निकटन ADC "वेटिंग" एल्गोरिथ्म को लागू करता है, जो फिबोनाची में वापस आता है। अपनी पुस्तक लिबर एबासी (1202) में, फिबोनाची ने "वजन की सबसे अच्छी प्रणाली को चुनने की समस्या" पर विचार किया, अर्थात्, वजन की एक श्रृंखला को खोजने के लिए जो किसी वस्तु के वजन का पता लगाने के लिए एक लीवर पैमाने पर न्यूनतम वजन की आवश्यकता होगी। इस समस्या का समाधान वजन का एक "बाइनरी" सेट है। आप फाइबोनैचि समस्या के बारे में अधिक पढ़ सकते हैं, उदाहरण के लिए, यहां: http://www.goldenmuseum.com/2015AMT_rus.html ।

क्रमिक स्वीकृति रजिस्टर (एसएआर) डिजिटल-से-एनालॉग कनवर्टर इनपुट सिग्नल की भयावहता को अनुक्रमिक "वेटिंग" की एक श्रृंखला को मापता है, अर्थात्, इनपुट वोल्टेज की भयावहता की तुलना निम्नानुसार उत्पन्न मानों की एक श्रृंखला के साथ करता है:

1. पहले चरण में, 1 / 2Uref का मान अंतर्निहित डिजिटल-से-एनालॉग कनवर्टर के आउटपुट पर सेट किया गया है (इसके बाद, हम मानते हैं कि संकेत अंतराल (0 - Uref) में है।

2. यदि संकेत इस मूल्य से अधिक है, तो इसकी तुलना शेष अंतराल के मध्य में झूठ बोलने वाले वोल्टेज के साथ की जाती है, अर्थात्, इस मामले में, 3 / 4Uref। यदि संकेत सेट स्तर से कम है, तो अगली तुलना शेष अंतराल के आधे से कम (यानी 1 / 4Uref के स्तर के साथ) की जाएगी।

3. चरण 2 को एन बार दोहराया जाता है। इस प्रकार, एन तुलना ("वजन") परिणाम के एन बिट्स उत्पन्न करता है।



अंजीर। 2. एडीसी अनुक्रमिक सन्निकटन के ब्लॉक आरेख।

इस प्रकार, अनुक्रमिक सन्निकटन ADC में निम्नलिखित नोड होते हैं:

1. तुलनित्र। यह इनपुट मान और "भारित" वोल्टेज के वर्तमान मूल्य की तुलना करता है (चित्र 2 में त्रिकोण द्वारा दर्शाया गया है)।

2. डिजिटल-से-एनालॉग कनवर्टर (डिजिटल से एनालॉग कनवर्टर, डीएसी)। यह इनपुट पर प्राप्त डिजिटल कोड के आधार पर "भारित" वोल्टेज मान उत्पन्न करता है।

3. क्रमिक स्वीकृति रजिस्टर (SAR)। यह एक अनुक्रमिक सन्निकटन एल्गोरिथ्म को लागू करता है, DAC के इनपुट को खिलाए गए कोड का वर्तमान मूल्य उत्पन्न करता है। इसके नाम से, यह सभी एडीसी वास्तुकला का नाम है।

4. नमूना-भंडारण योजना (नमूना / पकड़, एस / एच)। इस एडीसी के संचालन के लिए, यह मौलिक रूप से महत्वपूर्ण है कि इनपुट वोल्टेज पूरे रूपांतरण चक्र में स्थिर रहता है। हालांकि, "वास्तविक" संकेत समय के साथ बदलते हैं। नमूना-भंडारण सर्किट एनालॉग सिग्नल के वर्तमान मूल्य को "याद" करता है, और इसे डिवाइस के पूरे चक्र में अपरिवर्तित रखता है।

डिवाइस का लाभ इसकी अपेक्षाकृत उच्च रूपांतरण गति है: एन-बिट एडीसी का रूपांतरण समय एन चक्र है। रूपांतरण सटीकता आंतरिक डीएसी की सटीकता से सीमित है और 16-18 बिट्स हो सकती है (24-बिट एडीसी SARs, उदाहरण के लिए, AD7766 और AD7767, भी दिखाई देने लगे हैं)।

डेल्टा सिग्मा एडीसी

और अंत में, एडीसी का सबसे दिलचस्प प्रकार सिग्मा-डेल्टा एडीसी है, जिसे कभी-कभी साहित्य में प्रभारी-संतुलित आईसीसी के रूप में संदर्भित किया जाता है। सिग्मा-डेल्टा ADC का ब्लॉक आरेख अंजीर में दिखाया गया है। 3।



चित्र 3। एक सिग्मा-डेल्टा ADC के ब्लॉक आरेख।

इस एडीसी के संचालन का सिद्धांत अन्य प्रकार के एडीसी की तुलना में कुछ अधिक जटिल है। इसका सार यह है कि इनपुट वोल्टेज की तुलना इंटीग्रेटर द्वारा संचित वोल्टेज मान से की जाती है। सकारात्मक या नकारात्मक ध्रुवीयता के दालों को तुलना के परिणाम के आधार पर इंटीग्रेटर के इनपुट को खिलाया जाता है। इस प्रकार, यह एडीसी एक सरल ट्रैकिंग सिस्टम है: इनपुट वोल्टेज (छवि 4) के इंटीग्रेटर "मॉनिटर" के आउटपुट पर वोल्टेज। इस सर्किट का परिणाम तुलनित्र के आउटपुट पर शून्य और लोगों की एक धारा है, जो तब डिजिटल कम-पास फिल्टर से गुजरता है, जिसके परिणामस्वरूप एन-बिट परिणाम होता है। अंजीर में कम-पास फिल्टर। 3. "डिकिमेटर" के साथ संयुक्त, एक उपकरण जो "थिनिंग" द्वारा नमूनों की आवृत्ति को कम करता है।



अंजीर। 4. सिग्मा-डेल्टा ADC एक ट्रैकिंग प्रणाली के रूप में

कठोरता के लिए, मुझे कहना होगा कि अंजीर में। 3 पहले क्रम के सिग्मा-डेल्टा ADC के ब्लॉक आरेख को दर्शाता है। दूसरे क्रम के सिग्मा-डेल्टा एडीसी में दो इंटीग्रेटर और दो फीडबैक लूप हैं, लेकिन यहां पर विचार नहीं किया जाएगा। इस विषय में रुचि रखने वाले लोग [3] का उल्लेख कर सकते हैं।

अंजीर में। चित्र 5 ADC में शून्य इनपुट स्तर (ऊपर) और Vref / 2 स्तर (नीचे) पर संकेतों को दर्शाता है।



अंजीर। 5. इनपुट में अलग-अलग सिग्नल स्तरों पर एडीसी में सिग्नल।

सिग्मा-डेल्टा ADC को यहां स्थित छोटे कार्यक्रम द्वारा अधिक स्पष्ट रूप से प्रदर्शित किया गया है: http://designtools.analog.com/dt/sdtutorial/sdtutorial.html।

अब, जटिल गणितीय विश्लेषण में देरी किए बिना, हम यह समझने की कोशिश करते हैं कि सिग्मा-डेल्टा एडीसी में आंतरिक शोर का स्तर बहुत कम क्यों है।

अंजीर में दिखाए गए सिग्मा-डेल्टा मॉड्यूलेटर के संरचनात्मक आरेख पर विचार करें। 3, और इस रूप में कल्पना (छवि 6):



अंजीर। 6. एक सिग्मा-डेल्टा मॉड्यूलेटर के ब्लॉक आरेख

यहां, तुलनित्र को एक योजक के रूप में प्रस्तुत किया जाता है जो निरंतर उपयोगी संकेत और परिमाणीकरण शोर गाता है।

बता दें कि इंटीग्रेटर का ट्रांसफर फंक्शन 1 / s है। फिर, एक्स (एस) के रूप में उपयोगी संकेत प्रस्तुत करते हैं, सिग्मा-डेल्टा मॉड्यूलेटर के आउटपुट वाई (एस) के रूप में, और ई (एस) के रूप में परिमाणीकरण शोर, हम एडीसी हस्तांतरण फ़ंक्शन प्राप्त करते हैं:

Y (s) = X (s) / (s + 1) + E (s) s / (s + 1)

यही है, वास्तव में, सिग्मा-डेल्टा मॉड्यूलेटर वांछित सिग्नल के लिए एक कम-पास फिल्टर (1 / (s + 1)) है, और शोर के लिए एक उच्च-पास फ़िल्टर (s / s + 1)) है, दोनों फिल्टर में समान कटऑफ आवृत्ति होती है। स्पेक्ट्रम के उच्च-आवृत्ति क्षेत्र में केंद्रित शोर को डिजिटल कम-पास फिल्टर द्वारा आसानी से हटा दिया जाता है जो न्यूनाधिक के बाद खड़ा होता है।



अंजीर। 7. स्पेक्ट्रम की उच्च आवृत्ति वाले हिस्से में "बाहर भीड़" शोर की घटना

हालांकि, यह समझा जाना चाहिए कि यह सिग्मा-डेल्टा एडीसी में शोर को आकार देने की घटना का एक बहुत ही सरल स्पष्टीकरण है।

तो, आंतरिक शोर का अत्यधिक निम्न स्तर होने के कारण, सिग्मा-डेल्टा ADC का मुख्य लाभ इसकी उच्च सटीकता है। हालांकि, उच्च सटीकता प्राप्त करने के लिए, यह आवश्यक है कि डिजिटल फिल्टर की कटऑफ आवृत्ति जितनी कम हो सके, सिग्मा-डेल्टा मॉड्यूलेटर की आवृत्ति से कई गुना कम हो। इसलिए, सिग्मा-डेल्टा ADCs की रूपांतरण दर कम है।

उनका उपयोग ऑडियो तकनीक में किया जा सकता है, लेकिन उनका उपयोग मुख्यतः औद्योगिक स्वचालन में सेंसर संकेतों को परिवर्तित करने, उपकरणों को मापने और अन्य अनुप्रयोगों में किया जाता है जहां उच्च सटीकता की आवश्यकता होती है। लेकिन उच्च गति की आवश्यकता नहीं है।

थोड़ा इतिहास

इतिहास में ADC का सबसे पुराना संदर्भ शायद पॉल एम। रेनी, "फेसमाइल टेलीग्राफ सिस्टम" का पेटेंट है, US पेटेंट 1,608,527, 20 जुलाई, 1921 को दायर, 30 नवंबर, 1926 को जारी किया गया था। पेटेंट में दिखाया गया डिवाइस वास्तव में 5-बिट प्रत्यक्ष रूपांतरण ADC है। ।



अंजीर। 8. एडीसी के लिए पहला पेटेंट



अंजीर। 9. एडीसी प्रत्यक्ष रूपांतरण (1975)

चित्र में दिखाया गया उपकरण 1975 में निर्मित कंप्यूटर लैब्स द्वारा निर्मित एक सीधा रूपांतरण ADC MOD-4100 है, जिसे असतत तुलनाकर्ताओं के आधार पर इकट्ठा किया गया है। 16 तुलनित्र हैं (वे एक अर्धवृत्त में व्यवस्थित होते हैं ताकि प्रत्येक तुलनित्र को संकेत के प्रसार में देरी के बराबर किया जा सके), इसलिए, एडीसी का रिज़ॉल्यूशन केवल 4 बिट्स है। रूपांतरण की गति 100 MSPS, बिजली की खपत 14 वाट।

निम्नलिखित आंकड़ा प्रत्यक्ष रूपांतरण एडीसी का एक उन्नत संस्करण दिखाता है।



अंजीर। 10. एडीसी प्रत्यक्ष रूपांतरण (1970)

1970 के VHS-630 कंप्यूटर लैब्स द्वारा निर्मित में 64 तुलनित्र थे, जिसमें 6 बिट्स, 30MSPS की गति और 100 वाट की खपत थी (VHS-675 के 1975 संस्करण में 75 MSPS की गति और 130 वाट की खपत थी)।

साहित्य

डब्ल्यू। केस्टर। एडीसी आर्किटेक्चर I: द फ्लैश कन्वर्टर। एनालॉग डिवाइसेस, MT-020 ट्यूटोरियल। www.analog.com/static/imported-files/tutorials/MT-020.pdf
डब्ल्यू। केस्टर। एडीसी आर्किटेक्चर II: क्रमिक स्वीकृति एडीसी। एनालॉग डिवाइसेस, MT-021 ट्यूटोरियल। www.analog.com/static/imported-files/tutorials/MT-021.pdf
डब्ल्यू। केस्टर। एडीसी आर्किटेक्चर III: सिग्मा-डेल्टा एडीसी मूल बातें। एनालॉग डिवाइसेस, MT-022 ट्यूटोरियल। www.analog.com/static/imported-files/tutorials/MT-022.pdf
डब्ल्यू। केस्टर। एडीसी आर्किटेक्चर चतुर्थ: सिग्मा-डेल्टा एडीसी उन्नत अवधारणाओं और अनुप्रयोग। एनालॉग डिवाइसेस, MT-023 ट्यूटोरियल। www.analog.com/static/imported-files/tutorials/MT-023.pdf