
рдореЗрд░реА рдкреЗрд╢реЗрд╡рд░ рдЧрддрд┐рд╡рд┐рдзрд┐ рдХреЗ рдХрд╛рд░рдг, рдореБрдЭреЗ рдкреНрд░реЛрдЧреНрд░рд╛рдорд┐рдВрдЧ рдорд╛рдЗрдХреНрд░реЛрдХрдВрдЯреНрд░реЛрд▓рд░ рдФрд░ рдПрдлрдкреАрдЬреАрдП рдХреЗ рд╕рд╛рде рдмрд╣реБрдд рдХрд░реАрдм рд╕реЗ рдХрд╛рдо рдХрд░рдирд╛ рд╣реИред рд▓реЗрдХрд┐рди рдпрджрд┐ рдПрдордХреЗ рдореЗрдВ рдорд╣рд╛рд░рдд рд╣рд╛рд╕рд┐рд▓ рдХрд░рдирд╛ рдХрдореЛрдмреЗрд╢ рдПрдХ рдЧреГрд╣рд┐рдгреА рдХреЗ рдЕрдзреАрди рднреА рд╣реИ, рддреЛ рдПрдлрдкреАрдЬреАрдП рдХреЗ рд╕рд╛рде рдХреБрдЫ рдореБрд╢реНрдХрд┐рд▓реЗрдВ рдкреИрджрд╛ рд╣реЛ рд╕рдХрддреА рд╣реИрдВред рдпрд╣ рдиреБрдХрд╕рд╛рди рдХреЗ рдмрд╛рд░реЗ рдореЗрдВ рд╣реИ рдФрд░ рдКрдкрд░ рд╕реЗ рдЙрди рдкрд░ рдПрдХ рдирдЬрд╝рд░ рд╣реИ рдЬреЛ рдореИрдВ рдмрддрд╛рдирд╛ рдЪрд╛рд╣реВрдВрдЧрд╛ред
рдЪрд░рдг 0. рдкрд░рд┐рдЪрд┐рдд
FPGA
рдХреА рд╢реБрд░реБрдЖрдд рдореЗрдВ рдореЗрд░рд╛ рдкрд╣рд▓рд╛
рдЭрдЯрдХрд╛ рдбрд┐рдмрдЧ рдмреЛрд░реНрдб рдХреЗ рд╕рд╛рде рдЖрдП рд╕реЙрдлрд╝реНрдЯрд╡реЗрдпрд░ рдХреА рд╕реНрдерд╛рдкрдирд╛ рдХреЗ рд╕рд╛рде рд╢реБрд░реВ рд╣реБрдЖред рдбреЗрд╕реНрдХрдЯреЙрдк рдкрд░ рд╢реЙрд░реНрдЯрдХрдЯ рдХрд╛ рдПрдХ рдЧреБрдЪреНрдЫрд╛, рд╕рдордЭ рд╕реЗ рдмрд╛рд╣рд░ рдХрд╛рд░реНрдпрдХреНрд░рдореЛрдВ, рдФрд░ рдПрдХ рджреВрд╕рд░реЗ рд╕реЗ рдПрдХ рдЕрд▓рдЧ рдЗрдВрдЯрд░рдлрд╝реЗрд╕ рдХреЗ рд╕рд╛рде - "рдЖрдЧреЗ рдХрд╛ рдХрд╛рдо рджрд┐рд▓рдЪрд╕реНрдк рд╣реИ," рдореИрдВрдиреЗ рд╕реЛрдЪрд╛ред рдЕрдВрдЧреНрд░реЗрдЬреА рдореЗрдВ рдЯреЛрдВрд╕ рдЗрдВрдбрд┐рд╡рд┐рдЬреБрдЕрд▓ рдореИрдиреБрдЕрд▓, рдореЗрд░реЗ рд▓рд┐рдП рдЕрдкрд░рд┐рд╣рд╛рд░реНрдп рд╢рдмреНрдж, рд╕рдмрд╕реЗ рд╕рд░рд▓ рдЯреНрдпреВрдЯреЛрд░рд┐рдпрд▓ рдпрд╛ рдЙрдкрдпреЛрдЧрдХрд░реНрддрд╛ рдЧрд╛рдЗрдб рдХреА рдЕрдиреБрдкрд╕реНрдерд┐рддрд┐ ... рдлрд┐рд░ рднреА,
рдЫрд╣ рдорд╣реАрдиреЗ рд╕реЗ рднреА рдХрдо рд╕рдордп рдХреЗ
рдмрд╛рдж, рдЕрдкрдиреЗ рдХрдВрдЯреАрд▓реЗ рд░рд╛рд╕реНрддреЗ рдкрд░ рдкрд░реАрдХреНрд╖рдг рдФрд░ рддреНрд░реБрдЯрд┐ рдХреЗ рдмрд╛рдж, рдореИрдВ рдЕрдкрдиреЗ рдЕрдиреБрднрд╡ рдХреЛ рд╕рдХреНрд╖рдорддрд╛ рдХреЗ рд╕рд╛рде рд╕рд╛рдЭрд╛ рдХрд░ рд╕рдХрддрд╛ рд╣реВрдВред рдореИрдВ рддреБрд░рдВрдд рдЖрд░рдХреНрд╖рдг рдХрд░ рджреВрдВрдЧрд╛, рдореИрдВ Xilinx рдЙрддреНрдкрд╛рджреЛрдВ рдХреЗ рдмрд╛рд░реЗ рдореЗрдВ рдмрд╛рдд рдХрд░реВрдБрдЧрд╛: рдПрдХ рдбреАрдмрдЧ рдмреЛрд░реНрдб рдЬрд┐рд╕рдореЗрдВ рдПрдХ рд╕реНрдкрд╛рд░реНрдЯрди 3A DSP 1800A рдЪрд┐рдк рдФрд░ Xilinx ISE / EDK рд╡рд┐рдХрд╛рд╕ рд╡рд╛рддрд╛рд╡рд░рдг рд╣реИред
рдЪрд░рдг 1. рд╕рд┐рд░ рд╣рд┐рд▓рд╛рддреЗ рд╣реБрдП
рдареАрдХ рд╣реИ, рдЬрд╝рд╛рд╣рд┐рд░ рд╣реИ,
рд╣реИрд▓реЛ рд╡рд░реНрд▓реНрдб рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рдкреНрд░реЛрдЧреНрд░рд╛рдорд░ рдХреЗ рд▓рд┐рдП, рдЗрд╕рдХрд╛ рдорддрд▓рдм рд╣реИ рдХрд┐ рдирд┐рдорд┐рд╖ рдПрд▓ рдИ рдбреАред рдЖрдЦрд┐рд░рдХрд╛рд░, рдкреНрд░рддрд┐рд╖реНрдард┐рдд рджреЛ рд╢рдмреНрджреЛрдВ рдХреЛ рдЯрд░реНрдорд┐рдирд▓ рдкрд░ рднреЗрдЬрдиреЗ рдХреЗ рд▓рд┐рдП - рдЖрдкрдХреЛ рдЕрднреА рднреА рдмрдврд╝рдиреЗ рдХреА рдЖрд╡рд╢реНрдпрдХрддрд╛ рд╣реИред рдЗрд╕ рдорд╛рдорд▓реЗ рдореЗрдВ, рд╣рдореЗрдВ рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рд╡рд┐рд╡рд░рдг рдХреА рднрд╛рд╖рд╛рдУрдВ рдХреЛ рд▓реЗрдирд╛ рдЪрд╛рд╣рд┐рдП: рд╡реЗрд░рд┐рд▓реЛрдЧ рдФрд░ рд╡реАрдПрдЪрдбреАрдПрд▓ рдХреА рдПрдХ рдкреНрдпрд╛рд░реА рдЬреЛрдбрд╝реАред рдЙрдирдХреЗ рд▓рд┐рдП, рдЖрдк рдЖрджрд┐рдо рддрд╛рд░реНрдХрд┐рдХ рддрддреНрд╡реЛрдВ рдкрд░ рд╕рд░реНрдХрд┐рдЯ рдмрдирд╛рдиреЗ рдХреА рдХреНрд╖рдорддрд╛ рдЬреЛрдбрд╝ рд╕рдХрддреЗ рд╣реИрдВред рдореИрдВ рддреБрд░рдВрдд рдХрдВрдкреНрдпреВрдЯрд░ рдкреНрд░реМрджреНрдпреЛрдЧрд┐рдХреА рдореЗрдВ рд╕рдВрд╕реНрдерд╛рди рдХреЗ рдкрд╛рдареНрдпрдХреНрд░рдо рдХреЛ рдпрд╛рдж рдХрд░рддрд╛ рд╣реВрдВ: рдЯреНрд░рд┐рдЧрд░, рд░рдЬрд┐рд╕реНрдЯрд░, рддрд░реНрдХ рддрддреНрд╡, рдХрд╛рдЙрдВрдЯрд░, рдорд▓реНрдЯреАрдкреНрд▓реЗрдХреНрд╕рд░реНрд╕ред рд▓реЗрдХрд┐рди рд╣рдо рдмрд╣реБрдд рдЖрдЧреЗ рдирд╣реАрдВ рдмрдврд╝реЗрдВрдЧреЗ, рдЦрд╛рд╕рдХрд░ рдЬрдм рд╕реЗ рдпрд╣ рд╣рдм рдкрд░ рдФрд░ рдореЗрд░реЗ рд╕рд╛рдордиреЗ рд╡рд░реНрдгрд┐рдд рдХрд┐рдпрд╛ рдЧрдпрд╛ рдерд╛ред рдореИрдВ рдПрдХ рдЖрд░рдХреНрд╖рдг рдХрд░реВрдВрдЧрд╛, рд╡реЗрд░рд┐рд▓реЙрдЧ / рд╡реАрдПрдЪрдбреАрдПрд▓ рднрд╛рд╖рд╛рдПрдВ рддреБрдЪреНрдЫ рд╕реЗ рджреВрд░ рд╣реИрдВ, рдпрд╣рд╛рдВ рддрдХ тАЛтАЛрдХрд┐ рдХреЛрдбрд╛рдВрддрд░рдХ рдХреА рддреБрд▓рдирд╛ рдореЗрдВ рднреА, рдЗрд╕рд▓рд┐рдП рдЙрдирдХреА рд╕рдордЭ рдХреЗ рд▓рд┐рдП рдПрдХ рдкреВрд░реА рддрд░рд╣ рд╕реЗ рдЕрд▓рдЧ рджреГрд╖реНрдЯрд┐рдХреЛрдг рдХреА рдЖрд╡рд╢реНрдпрдХрддрд╛ рд╣реИред
рдЪрд░рдг 2. рдФрд░ рдпрджрд┐ рдЕрдзрд┐рдХ рдХрдард┐рди рд╣реИ?
рдЦрд╝рд╛рд╕рд┐рдпрдд рдХреЗ рдмрд╛рд╡рдЬреВрдж рдХрд┐ рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рд╡рд┐рд╡рд░рдг рднрд╛рд╖рд╛рдПрдБ рдПрдХ рдЕрдиреБрднрд╡рд╣реАрди рдЙрдкрдпреЛрдЧрдХрд░реНрддрд╛ рдХреЛ рдбрд░рд╛ рд╕рдХрддреА рд╣реИрдВ, рдЙрдирдХреЗ рдкрд╛рд╕ рдПрдХ рдмрд╣реБрдд рдмрдбрд╝рд╛ рдкреНрд▓рд╕ рд╣реИ: рдЖрдк FPGAs рдкрд░ рд╡рд╛рд╕реНрддрд╡ рдореЗрдВ рдмрд╣реБрдд рдЙрдЪреНрдЪ рдЧрддрд┐ рд╡рд╛рд▓реЗ рдбрд┐рд╡рд╛рдЗрд╕ рдХреЛ рд▓рд╛рдЧреВ рдХрд░ рд╕рдХрддреЗ рд╣реИрдВ, рдФрд░ рдбреАрдПрд╕рдкреА рдореЙрдбреНрдпреВрд▓ рдбрд┐рдЬрд┐рдЯрд▓ рд╕рд┐рдЧреНрдирд▓ рдкреНрд░реЛрд╕реЗрд╕рд┐рдВрдЧ рдХреЗ рд▓рд┐рдП рднрд╛рд░реА рд╕рдВрднрд╛рд╡рдирд╛рдПрдВ рдЦреЛрд▓рддреЗ рд╣реИрдВред рдпрджрд┐ рдпрд╣ рдкрд╣рд▓реЗ рд╕реЗ рд▓рд╛рдЧреВ рдореЙрдбреНрдпреВрд▓ (рдЖрдИрдкреА рдХреЛрд░) рдХреЗ рд╕рд╛рде рддреИрдпрд╛рд░-рдирд┐рд░реНрдорд┐рдд рдкреБрд╕реНрддрдХрд╛рд▓рдпреЛрдВ рдХреЛ рдЬреЛрдбрд╝рддрд╛ рд╣реИ, рддреЛ рд╕рдВрднрд╛рд╡рдирд╛рдПрдВ рдЕрдзрд┐рдХ рд╕реЗ рдЕрдзрд┐рдХ рдорд╣рддреНрд╡рдкреВрд░реНрдг рд╣реЛ рдЬрд╛рддреА рд╣реИрдВред рд╣рд╛рд▓рд╛рдВрдХрд┐, рдорд░рд╣рдо рдореЗрдВ рднреА рдПрдХ рдордХреНрдЦреА рдереА - рд╢реНрд░рдорд╢реАрд▓рддрд╛, рдпрд╛ рдЬреИрд╕рд╛ рдХрд┐ рд╡реЗ рдХрд╣рддреЗ рд╣реИрдВ, рдЖрдк рдЗрд╕реЗ рдПрдХ рдмреЛрддрд▓ рдХреЗ рдмрд┐рдирд╛ рд╕рдордЭ рдирд╣реАрдВ рд╕рдХрддреЗред
рдкрд╣рд▓реЗ рджреЛ рдЪрд░рдгреЛрдВ рдХреЛ рд▓рд╛рдЧреВ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП, ISE (рдЙрд░реНрдл рдкреНрд░реЛрдЬреЗрдХреНрдЯ рдиреЗрд╡рд┐рдЧреЗрдЯрд░) + ISim (рд╕рд┐рдореБрд▓реЗрд╢рди) + рдкреНрд░рднрд╛рд╡ (FPGA рдлрд░реНрдорд╡реЗрдпрд░) рдХрд╛ рдПрдХ рдЧреБрдЪреНрдЫрд╛ рдЙрдкрдпреБрдХреНрдд рд╣реИред
рдЪрд░рдг 3. рдЕрдЪреНрдЫрд╛ рдкреБрд░рд╛рдирд╛ рдорд╛рдЗрдХреНрд░реЛрдХрдВрдЯреНрд░реЛрд▓рд░
рдХрднреА-рдХрднреА, рдареАрдХ рд╣реИ, рдореИрдВ рд╡рд╛рд╕реНрддрд╡ рдореЗрдВ рдХреБрдЫ рд╕реБрдЦрдж рдЪрд╛рд╣рддрд╛ рд╣реВрдВ ... рдХреГрдкрдпрд╛ SoC (рд╕рд┐рд╕реНрдЯрдо-рдСрди-рдЪрд┐рдк) рдХреЗ рдмрд╛рд░реЗ рдореЗрдВ рдпрд╛рдж рд░рдЦреЗрдВ - рдПрдХ рдЪрд┐рдк рдкрд░ рдПрдХ рд╕рд┐рд╕реНрдЯрдоред рд╣рдорд╛рд░реЗ рдорд╛рдорд▓реЗ рдореЗрдВ, рдпрд╣ рдПрдХ рдкреНрд░реЛрд╕реЗрд╕рд░, рдПрдХ рдмрд╕, рдореЗрдореЛрд░реА рдФрд░ рдмрд╛рд╣реНрдп рдЙрдкрдХрд░рдгреЛрдВ рдХрд╛ рдПрдХ рдЧреБрдЪреНрдЫрд╛ рд╣реИред рдЖрдк рд╕реНрд╡рдпрдВ рд╕рдорд╛рди рд╕рд┐рд╕реНрдЯрдо рдмрдирд╛рдиреЗ рдХреА рдХреЛрд╢рд┐рд╢ рдХрд░ рд╕рдХрддреЗ рд╣реИрдВ (рдЪрд░рдг 2 рджреЗрдЦреЗрдВ), рдЖрдк рдЗрдВрдЯрд░рдиреЗрдЯ рдкрд░ рдкрд╛рдП рдЧрдП рдЖрдИрдкреА рдХреЛрд░ рдкрд░ рдкреЗрдВрдЪ рдХрд░ рд╕рдХрддреЗ рд╣реИрдВред рд▓реЗрдХрд┐рди рдкрд╣рд┐рдпрд╛ рдХреЛ рдХреНрдпреЛрдВ рдордЬрдмреВрдд рдХрд░реЗрдВ? Xilinx рдХрд╛рд░реНрдпрд╛рд▓рдп рдХреЗ рд╕реНрдорд╛рд░реНрдЯ рд▓реЛрдЧ рдкрд╣рд▓реЗ рд╕реЗ рд╣реА PicoBlaze рдФрд░ MicroBlaze рд╕реЙрдлрд╝реНрдЯрд╡реЗрдпрд░ рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреЗ рд╕рд╛рде рдЖ рдЪреБрдХреЗ рд╣реИрдВред рдкрд╣рд▓рд╛ рдПрдХ рдЖрда-рдмрд┐рдЯ рдкреНрд░реЛрд╕реЗрд╕рд░ рд╣реИ, рдЬреЛ рдиреИрддрд┐рдХ рд░реВрдк рд╕реЗ рдЕрдкреНрд░рдЪрд▓рд┐рдд рд╣реИ, рд▓рдВрдмреЗ рд╕рдордп рд╕реЗ SoC рдореЗрдВ рд▓рд╛рдЧреВ рдирд╣реАрдВ рдХрд┐рдпрд╛ рдЧрдпрд╛ рд╣реИ, рдФрд░ рдЗрд╕рдореЗрдВ рдУрдкрди рд╕реЛрд░реНрд╕ рдХреЛрдб рд╣реИред рджреВрд╕рд░рд╛, рдорд╛рдЗрдХреНрд░реЛрдмреНрд▓рд╛рдЬ рдХреА рдЕрдЪреНрдЫреА рд╕рдВрднрд╛рд╡рдирд╛рдПрдВ рд╣реИрдВ: 32 рдмрд┐рдЯреНрд╕, рдЖрд░рдЖрдИрдПрд╕рд╕реА рд╡рд╛рд╕реНрддреБрдХрд▓рд╛, рдЖрджрд┐, рдЖрджрд┐ред
рдЪреВрдВрдХрд┐ рдореЗрдореЛрд░реА рдХреЛ FPGA рд╕реЗ рдЬреБрдбрд╝реА рдмрд╛рд╣рд░реА рдореЗрдореЛрд░реА рдХреЗ рд░реВрдк рдореЗрдВ рдЗрд╕реНрддреЗрдорд╛рд▓ рдХрд┐рдпрд╛ рдЬрд╛ рд╕рдХрддрд╛ рд╣реИ, рдФрд░ рдЖрдВрддрд░рд┐рдХ, FPGA рдХреЗ рдЕрдВрджрд░ рд╕реАрдзреЗ рд▓рд╛рдЧреВ рдХрд┐рдпрд╛ рдЬрд╛ рд╕рдХрддрд╛ рд╣реИред рдЖрдорддреМрд░ рдкрд░, рджреВрд╕рд░реЗ рдХрд╛ рдЙрдкрдпреЛрдЧ рдЕрдХреНрд╕рд░ рдирд┐рд░реНрджреЗрд╢ рдФрд░ рдкрд╣рд▓реЗ рдореЗрдВ рдкрд╛рдП рдЧрдП рдбреЗрдЯрд╛ рдХреЛ рдХреИрд╢ рдХрд░рдиреЗ рдХреЗ рд▓рд┐рдП рдХрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИред рдЗрд╕рдХреЗ рдЕрд▓рд╛рд╡рд╛, рдПрдХ рд╕реЗ рдЕрдзрд┐рдХ рдкреНрд░реЛрд╕реЗрд╕рд░ рд╡рд╛рд▓реЗ рд╕рд┐рд╕реНрдЯрдо рдФрд░ рдЗрдВрдЯрд░рдкреНрд░реЛрд╕реЗрд╕ рд╕рдВрдЪрд╛рд░ рдХреЗ рд▓рд┐рдП рд╡рд┐рд╢реЗрд╖ рд╕рдВрдЪрд╛рд░ рдореЙрдбреНрдпреВрд▓ рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд░рдиреЗ рд╡рд╛рд▓реЗ рд╕рд┐рд╕реНрдЯрдо рдХрд╛рдлреА рд╡реНрдпрд╛рдкрдХ рд░реВрдк рд╕реЗ рдЙрдкрдпреЛрдЧ рдХрд┐рдП рдЬрд╛рддреЗ рд╣реИрдВред
рд╕рднреА рдкреНрд░рдХрд╛рд░ рдХреЗ рдкрд░рд┐рдзреАрдпреЛрдВ рдХрд╛ рдПрдХ рдмрдбрд╝рд╛ рдвреЗрд░ рд╣реИ, рдЬрд┐рд╕рдХрд╛ рдЙрдкрдпреЛрдЧ рднрд╛рд░реА рдорд╛рддреНрд░рд╛ рдореЗрдВ рдХрд┐рдпрд╛ рдЬрд╛ рд╕рдХрддрд╛ рд╣реИ - рд╕рдм рдХреБрдЫ рдХреЗрд╡рд▓ FPGA рд╕рдВрд╕рд╛рдзрдиреЛрдВ рджреНрд╡рд╛рд░рд╛ рд╕реАрдорд┐рдд рд╣реИред рдЗрд╕рдХреЗ рдЕрд▓рд╛рд╡рд╛, "рд╕реНрд╡-рдирд┐рд░реНрдорд┐рдд" рдореЙрдбреНрдпреВрд▓ рдХреЛ рдмрд╛рд╣реНрдп рдЙрдкрдХрд░рдгреЛрдВ PLB рдХреЗ рд╕рд╛рде рдПрдХреНрд╕рдЪреЗрдВрдЬ рдмрд╕ рдореЗрдВ рдЬреЛрдбрд╝рд╛ рдЬрд╛ рд╕рдХрддрд╛ рд╣реИ, рд▓реЗрдХрд┐рди рдХреЗрд╡рд▓ рдЕрдЧрд░ рд╡реЗ рд╕рд╣реА рддрд░реАрдХреЗ рд╕реЗ рдХрд╛рдо рдХрд░рддреЗ рд╣реИрдВред
рдЗрд╕ рд╕реНрддрд░ рдкрд░, рдПрдореЗрдбреЗрдб рдбреЗрд╡рд▓рдкрдореЗрдВрдЯ рдХрд┐рдЯ (EDK) рд╕реЗ Xilinx Project Stuido (XPS) рд╕рдмрд╕реЗ рдорд╣рддреНрд╡рдкреВрд░реНрдг рдЙрдкрдХрд░рдг рд╣реИ, рдЗрд╕рдХреЗ рджреНрд╡рд╛рд░рд╛ рдФрд░ рдмрдбрд╝реЗ рдкреИрдорд╛рдиреЗ рдкрд░, рдпрд╣ рдЖрдЙрдЯрдкреБрдЯ рд╣реИ рдЬреЛ рдЖрдкрдХреЛ рдЗрд╕ рдкрд░ рд╕реНрдерд┐рдд SoC рдХреЗ рд╕рд╛рде рд╕рдорд╛рдкреНрдд FPGA рд╣рд╛рд░реНрдбрд╡реЗрдпрд░ рдХреЙрдиреНрдлрд╝рд┐рдЧрд░реЗрд╢рди рдлрд╝рд╛рдЗрд▓ рдкреНрд░рд╛рдкреНрдд рдХрд░рдиреЗ рдХреА рдЕрдиреБрдорддрд┐ рджреЗрддрд╛ рд╣реИред
рдЪрд░рдг 4. рдЕрдм рдЪрд▓рддреЗ рд╣реИрдВ
рдЕрдм, рдЙрд╕реА MicroBlaze рдХреЗ рд▓рд┐рдП рдПрдХ рдХрд╛рд░реНрдпрдХреНрд░рдо рд▓рд┐рдЦрдиреЗ рдХреЗ рд▓рд┐рдП рдХреЗ рд░реВрдк рдореЗрдВред Xilinx рд╕реЙрдлреНрдЯрд╡реЗрдпрд░ рд╕реВрдЯ рдореЗрдВ рдПрдХ рд╕реЙрдлреНрдЯрд╡реЗрдпрд░ рдбреЗрд╡рд▓рдкрдореЗрдВрдЯ рдХрд┐рдЯ (SDK) рд╣реИ рдЬреЛ рдЖрдкрдХреЛ C / C ++ рдкреНрд░реЛрдЧреНрд░рд╛рдо рд▓рд┐рдЦрдиреЗ рдХреА рдЕрдиреБрдорддрд┐ рджреЗрддрд╛ рд╣реИред рдЬреА рд╣рд╛рдБ, рдЖрдкрдиреЗ рд╕рд╣реА рд╕реБрдирд╛, C ++ рд╡рд╛рд╕реНрддрд╡ рдореЗрдВ рдЧреНрд░рдВрдерд┐рдпреЛрдВ рдХреЗ рд▓рд┐рдП рджреБрд░реНрд▓рдн рд╣реИ, рд▓реЗрдХрд┐рди рд╣рдорд╛рд░реЗ рдорд╛рдорд▓реЗ рдореЗрдВ рдирд╣реАрдВред рд╡реИрд╕реЗ, рд╣рдорд╛рд░реЗ рдкрд╛рд╕ рдПрдХреНрд▓рд┐рдкреНрд╕-рдЖрдзрд╛рд░рд┐рдд рдПрд╕рдбреАрдХреЗ рд╣реИ, рдЗрд╕рд▓рд┐рдП, рд╕рд╛рдордЧреНрд░реА рд╕рд╣рд╛рдпрддрд╛, рдорд╛рдирд╡ рд░рд┐рдлреИрдХреНрдЯрд░рд┐рдВрдЧ рдФрд░ рд╕реНрд╡рд╛рджрд┐рд╖реНрдЯ рдмрдиреНрд╕ рдХрд╛ рдПрдХ рд╡реИрдЧрди рд╣реИред рдХреЛрдбрд╛рдВрддрд░рдХ рдХреЗ рдмрд╛рд░реЗ рдореЗрдВ рдордд рднреВрд▓рдирд╛: рдХрднреА-рдХрднреА рдПрдХреНрдореЗ рдкрд░ рдЖрд╡реЗрд╖рдг рдмрд╣реБрдд рдЙрдкрдпреЛрдЧреА рд╣реЛрддреЗ рд╣реИрдВред
рд╕рдВрдХрд▓рдХ рдХреЗ рд░реВрдк рдореЗрдВ, рдЬреАрд╕реАрд╕реА рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИ, рд╣рдорд╛рд░реЗ рд╕реЙрдлреНрдЯрд╡реЗрдпрд░ рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреА рдЬрд░реВрд░рддреЛрдВ рдХреЗ рдЕрдиреБрд░реВрдк, рдЖрд░рдЯреАрдУрдПрд╕ рдХреЛ рдПрдХреНрд╕рдкреНрд░реЗрд╕рд┐рд╡ рдирд╛рдо рдХреЗ рддрд╣рдд рдЙрдкрдпреЛрдЧ рдХрд░рдирд╛ рд╕рдВрднрд╡ рд╣реИ, рдЬреЛ рдХрд┐, рд╡реИрд╕реЗ, рдкреЛрд╕рд┐рдХреНрд╕-рд╕рдВрдЧрдд рд╣реИред рдЗрд╕рдХрд╛ рдорддрд▓рдм рдпрд╣ рд╣реИ рдХрд┐ рдпрджрд┐ рдХреЛрдИ рд╡реНрдпрдХреНрддрд┐ рдпреВрдирд┐рдХреНрд╕-рдЖрдзрд╛рд░рд┐рдд рдкреНрд░рдгрд╛рд▓рд┐рдпреЛрдВ рдореЗрдВ рдореНрдпреВрдЯреЗрдХреНрд╕, рдереНрд░реЗрдбреНрд╕ рдФрд░ рд╕реЗрдорд╛рдлреЛрд░рд╕ рд╕реЗ рдкрд░рд┐рдЪрд┐рдд рдирд╣реАрдВ рд╣реИ, рддреЛ рдЙрд╕рдХреЗ рд▓рд┐рдП рдПрдХреНрд╕рдХрд┐рд▓реНрдиреЗрд▓ рдХреЛ рд╕рдордЭрдирд╛ рдореБрд╢реНрдХрд┐рд▓ рдирд╣реАрдВ рд╣реЛрдЧрд╛ред
рдЪрд░рдг 5. рдПрдХ рдлрд┐рд░ рд╕реЗ рд╢реБрд░реВ рдХрд░рдиреЗ рдХреЗ рдмрдЬрд╛рдп
FPGA рдПрдХ рд╢рдХреНрддрд┐рд╢рд╛рд▓реА рдФрд░ рд▓рдЪреАрд▓рд╛ рдЙрдкрдХрд░рдг рд╣реИ рдЬреЛ рдмрдбрд╝реА рд╕рдВрдЦреНрдпрд╛ рдореЗрдВ рд╕рдорд╕реНрдпрд╛рдУрдВ рдХреЛ рд╣рд▓ рдХрд░ рд╕рдХрддрд╛ рд╣реИред рд╣рд╛рд▓рд╛рдВрдХрд┐, рдПрдХ рдорд╛рдЗрдХреНрд░реЛрд╕реНрдХреЛрдк рдХреЗ рд╕рд╛рде рдирд╛рдЦреВрдиреЛрдВ рдореЗрдВ рд╣рдереМрдбрд╝рд╛ рдХрд░рдиреЗ рдХреА рдХреЛрд╢рд┐рд╢ рди рдХрд░реЗрдВ - рдХрдИ рдХрд╛рд░реНрдпреЛрдВ рдХреЛ рдПрдХ рд╣реА рдорд╛рдЗрдХреНрд░реЛрдХрдВрдЯреНрд░реЛрд▓рд░ рдкрд░ рд╕рд╕реНрддрд╛ рдФрд░ рдЕрдзрд┐рдХ рдХрд┐рдлрд╛рдпрддреА рддрд░реАрдХреЛрдВ (рдХреЙрд░реНрдЯреЗрдХреНрд╕ рдПрдо 3, рд╣реИрд▓реЛ!) рдХреЗ рд╕рд╛рде рдкреВрд░реА рддрд░рд╣ рд╕реЗ рд╣рд▓ рдХрд┐рдпрд╛ рдЬрд╛рддрд╛ рд╣реИред
рд╡реЗрд░рд┐рд▓реЛрдЧ, рд╡реАрдПрдЪрдбреАрдПрд▓, рд╡реНрдпрд╡рд╣рд╛рд░, рдХрд╛рд░реНрдпрд╛рдиреНрд╡рдпрди - рдпреЗ рдФрд░ рдХрдИ рдЕрдиреНрдп рд╢рдмреНрдж рдЖрдкрдХреЛ рд▓рдВрдмреЗ рд╕рдордп рддрдХ FPGA рдХрд╛ рдЙрдкрдпреЛрдЧ рдХрд░рдХреЗ рд╡рд┐рдХрд╛рд╕ рдХреЛ рдкрд╛рдЧрд▓ рдФрд░ рднрдпрднреАрдд рдХрд░ рд╕рдХрддреЗ рд╣реИрдВ, рд╣рд╛рд▓рд╛рдВрдХрд┐, рдХрднреА-рдХрднреА рдЖрдк рдПрдХ рд╕реБрд░реБрдЪрд┐рдкреВрд░реНрдг рдЪрд┐рдк рдХреЗ рд╕рд╛рде рдПрдХ рджрд░реНрдЬрди рдкреНрд░рд╛рдЪреАрди рдПрдордХреЗ рдХреЗ рд╕рд╛рде рдЕрдкреНрд░рдЪрд▓рд┐рдд рдкрд╛рдЙрдбрд░ рдХреЗ рдПрдХ рдЧреБрдЪреНрдЫрд╛ рдХреЛ рдмрджрд▓ рд╕рдХрддреЗ рд╣реИрдВ рдФрд░ рдПрдХ рд╡рд┐рд╢рд╛рд▓ рдиреИрддрд┐рдХ рд╕рдВрддреБрд╖реНрдЯрд┐ рдкреНрд░рд╛рдкреНрдд рдХрд░ рд╕рдХрддреЗ рд╣реИрдВ!