FPGA प्रोग्रामर

मैं इस बारे में बात करना चाहता हूं कि http://marsohod.org परियोजना कैसे विकसित हो रही है।

परियोजना का लक्ष्य FPGAs के लिए डिजाइन को लोकप्रिय बनाना है।
FPGA विषय धीरे-धीरे लोकप्रियता हासिल कर रहा है - और काफी योग्य है। आखिरकार, अब हमें वास्तव में अपना खुद का डिजिटल माइक्रोक्राईकेट बनाने का एक सरल अवसर मिला। आपको नैनो-फैब और एक मिलियन डॉलर की आवश्यकता नहीं है - आप डेवलपर के बोर्ड पर कंप्यूटर और एफपीजीए चिप के साथ सब कुछ कर सकते हैं। क्या आप जानते हैं कि दुनिया में 90% चिप निर्माताओं के पास अपने कारखाने नहीं हैं? वे FPGAs में डिजाइन और परीक्षण करते हैं, और तीसरे पक्ष के निर्माताओं को उत्पादन का आदेश देते हैं।

एक बार, प्रोग्रामिंग माइक्रोकंट्रोलर्स को लगभग एक चमत्कार माना जाता था। अब आप एक Arduino दुपट्टा खरीद सकते हैं और एक हाई स्कूल के छात्र को "पलक झपकते" सिखा सकते हैं।

मैं बताना चाहता हूं कि FPGAs एक सस्ती तकनीक भी है।

मार्स रोवर बोर्ड FPGA Alter EPM240T100C5 FPGA चिप पर सबसे आसान और सबसे सस्ता डेवलपर किट है। प्रोजेक्ट - ओपन सोर्स - सर्किट बोर्ड हमारी वेबसाइट पर हैं। इसके अलावा, हमारे बोर्ड के आधार पर पूरी की गई 50 से अधिक परियोजनाएं पहले ही प्रकाशित हो चुकी हैं ।

आगे, मैं FPGAs के लिए प्रोग्रामर के बारे में बात करूंगा। यह माना जाता है कि एक FPGA को डिजाइन करना सीखना माइक्रोकंट्रोलर से सीखने की तुलना में बहुत अधिक महंगा है। इस राय का एक हिस्सा इस तथ्य के कारण है कि FPGA विक्रेता प्रोग्रामर काफी महंगे हैं।

अब एक विकल्प है। आप एक साधारण USB प्रोग्रामर खुद बना सकते हैं!

हमने एक बहुत ही सरल FTDI FT2232HL प्रोग्रामर विकसित किया है। यहाँ एक है:

यह एक USB प्रोग्रामर है जिसमें JTAG इंटरफेस है। उसकी योजना साइट पर भी है, इसलिए यदि आप चाहें तो आप इसे स्वयं कर सकते हैं:

जिस सॉफ्टवेयर को हमने खुद लिखा है, वह एसवीएफ प्लेयर है। संक्षेप में आपको बताते हैं कि यह कैसे काम करता है।

Altera Quartus II FPGA डिज़ाइन परिवेश आपको अपनी परियोजना के संकलन के दौरान विभिन्न स्वरूपों में प्रोग्रामर के लिए फ़ाइलें बनाने की अनुमति देता है: POF, SOF, JAM, SVF। Xilinx ISE डिज़ाइन वातावरण भी आपको SVF फ़ाइलें बनाने की अनुमति देता है।

एसवीएफ प्रारूप में फाइलें कमांड के विवरण के साथ एक सरल पाठ फ़ाइल है जिसे प्रोग्रामिंग के लिए जेटीजीए इंटरफेस के माध्यम से एफपीजीए चिप में स्थानांतरित करने की आवश्यकता है। एक SVF (सीरियल वेक्टर प्रारूप) फ़ाइल इस तरह दिख सकती है:
!
FREQUENCY 10000000.00 HZ;
!
TRST ABSENT;
ENDDR IDLE;
ENDIR IRPAUSE;
STATE IDLE;
SIR 10 TDI (2CC);
RUNTEST IDLE 10003 TCK ENDSTATE IDLE;
!
!CHECKING SILICON ID
!
SIR 10 TDI (203);
RUNTEST 53 TCK;
SDR 13 TDI (0089);
SIR 10 TDI (205);
RUNTEST 53 TCK;
SDR 16 TDI (FFFF) TDO (8232) MASK (FFFF);
SDR 16 TDI (FFFF) TDO (2AA2);
SDR 16 TDI (FFFF) TDO (4A82);
SDR 16 TDI (FFFF) TDO (0C2C);
SDR 16 TDI (FFFF) TDO (0000);
!
!BULK ERASE
!
SIR 10 TDI (203);
RUNTEST 53 TCK;
SDR 13 TDI (0011);
SIR 10 TDI (2F2);

JTAG इंटरफ़ेस के पीछे चिप में एक तथाकथित TAP नियंत्रक है जो FPGA चिप्स के परीक्षण और प्रोग्रामिंग को नियंत्रित करता है। TAP नियंत्रक में दो रजिस्टर हैं: IR निर्देश रजिस्टर और DR डेटा रजिस्टर।

एसवीएफ फ़ाइल में मुख्य कमांड निर्देश रजिस्टर (एसआईआर कमांड) को डेटा ट्रांसफर और डेटा रजिस्टर (एसडीआर कमांड) को ट्रांसफर हैं।
उदाहरण के लिए, SIR 10 TDI कमांड (203); यह कहता है कि आपको IR रजिस्टर में दस-बिट नंबर 0x203 स्थानांतरित करना होगा। एक और उदाहरण: SDR 16 TDI (FFFF) TDO (2AA2); का कहना है कि आपको सोलह-बिट संख्या 0xFFFF को DR रजिस्टर में स्थानांतरित करने की आवश्यकता है, लेकिन जवाब में, microcircuit को 0x2aa2 नंबर भेजना होगा। एक अन्य महत्वपूर्ण टीम RUNTEST है। यह आपको प्रोग्रामिंग के दौरान किसी निश्चित अवधि के ठहराव का सामना करने की अनुमति देता है। आमतौर पर, IDLE, IRPAUSE या DRPAUSE कंट्रोलर के TAP राज्यों में ठहराव बनाए जाते हैं।

सही ढंग से एसवीएफ फ़ाइल से कमांड निष्पादित करते हुए, आप FPGA चिप को "सीवे" कर सकते हैं। यह हमारा MBFDI SVF प्लेयर प्रोग्राम करता है।

JTAG चिप प्रोग्रामिंग और टेस्टिंग इंटरफ़ेस में डेटा ट्रांसफर के लिए केवल चार मुख्य सिग्नल हैं: TCK - क्लॉक सिग्नल, TMS - ट्रांसमिशन कंट्रोल सिग्नल, TDI सिग्नल - चिप और TDO को प्रेषित डेटा - चिप से पढ़ा गया डेटा। आईआर और डीआर नियंत्रक के टीएपी रजिस्टरों को डेटा स्थानांतरित करने के लिए, आपको यह समझने की आवश्यकता है कि इस नियंत्रक की स्थिति को कैसे नियंत्रित किया जाए। आइए इसे जानने की कोशिश करते हैं।

वास्तव में, सब कुछ काफी सरल है। TAP नियंत्रक राज्यों को इस तरह के एक राज्य मशीन द्वारा वर्णित किया जाता है:

टीसीए सिग्नल की नब्ज के दौरान टीएपी नियंत्रक अपने राज्य को बदलता है और टीएमएस सिग्नल के मूल्य पर निर्भर करता है।
उदाहरण के लिए, यह देखा जा सकता है कि किसी अन्य राज्य से RESET स्थिति में TAP नियंत्रक को रीसेट करने के लिए, TMS को कम से कम 6 TCK दालों के लिए इकाई में रखने के लिए पर्याप्त है। यदि आप RESET राज्य से IDLE में स्विच करना चाहते हैं, तो आपको TMS को शून्य में बदलना होगा और कम से कम एक TCK पल्स भेजना होगा। IDLE से निर्देश रजिस्टर में डेटा ट्रांसफर की स्थिति में, SHIFT_IR केवल 4 TCK दालें हैं जब TMS 1-1-0-0 से बदलता है।

हमारे MBFTDI प्रोग्रामर में, हम FTDI FT2232HL चिप का उपयोग करते हैं जिसमें इन सभी JTAG लाइनों का प्रबंधन पहले से ही लागू है। हमारा MBFTDI SVF प्लेयर प्रोग्राम SVF फ़ाइल पढ़ता है, इसकी व्याख्या करता है और FTDI चिप को JAGAG लाइनों को नियंत्रित करने के लिए कमांड भेजता है। JTAG FTDI चिप कमांड का विवरण यहाँ है ।

हम पहले से ही अपने प्रोग्रामर को एल्टर मैक्स II, साइक्लोन II, साइक्लोन III और कुछ Xilinx चिप्स के साथ टेस्ट कर चुके हैं।

बेशक, प्रोग्रामर विंडोज और लिनक्स दोनों पर काम करता है।
बेशक, सोर्स कोड हमारी वेबसाइट पर डाउनलोड सेक्शन या GITHUB पर उपलब्ध है ।

मुझे उम्मीद है कि हमारी परियोजना http://marsohod.org आपको FPGAs के लिए डिजाइन सीखने में जल्दी मदद करेगी।