ट्रांसेक्शनल मेमोरी और मल्टीथ्रेडिंग

^{चित्र: Argonne राष्ट्रीय प्रयोगशाला में ब्लू जीन / पी}

इस तथ्य के बावजूद कि समानांतर प्रोग्रामिंग, एक अनुशासन के रूप में, लंबे समय से अस्तित्व में है और लगभग हर कंप्यूटर में आज एक से अधिक कंप्यूटिंग कोर हैं, मैं उस स्थिति को कॉल नहीं करूंगा जो वर्षों में विकसित हुई है "क्रांतिकारी" या यहां तक ​​कि "विकासवादी"। मल्टीथ्रेडिंग में अभी भी कई समस्याएं हैं और सबसे अधिक हड़ताली में से एक है, बड़ी संख्या में समानांतर कंप्यूटिंग प्रक्रियाओं के साथ थ्रेड सिंक्रोनाइज़ेशन की जटिलता।

आईबीएम (और आपने क्या सोचा था) इस समस्या का हल खोजने में व्यस्त है (हास्य के साथ मेरे एक परिचित ने इसे "अवरुद्ध करने वाले कैदी" के रूप में वर्णित किया है), क्योंकि नीले विशालकाय सबसे बड़े डिजाइनर, निर्माता और सुपरकंप्यूटर क्लस्टर के आपूर्तिकर्ता बने हुए हैं, जहां सिंक्रनाइज़ मेमोरी एक्सेस एक पत्थर है। ठोकर खाने वाला।

अच्छी खबर है: अगले ब्लू जीन / क्यू मॉडल के प्रोसेसर में, जो सेक्विया 20-पेटाफ्लॉप्स सुपरकंप्यूटर को पावर देगा, जिसे कंपनी वर्तमान में लिवरमोर नेशनल लेबोरेटरी के लिए बना रही है , ट्रांसेक्शनल मेमोरी का समर्थन एक सॉफ्टवेयर पर नहीं, बल्कि एक हार्डवेयर स्तर पर किया जाता है। सफल परीक्षणों के साथ, यह तकनीक साबित करेगी कि स्केलेबल समानांतर प्रोग्रामिंग एक सरल कार्य हो सकता है (और समानांतर एल्गोरिदम की अनुपस्थिति में) - यह, बदले में, कंप्यूटिंग परिदृश्य को बदल देगा। चूंकि अब तक के अधिकांश अध्ययन सॉफ्टवेयर स्तर पर एसटीएम कार्यान्वयन के क्षेत्र में विशेष रूप से किए गए हैं, ब्लूगीन / क्यू चिप्स वास्तविक रूप से दो मूलभूत रूप से विभिन्न आर्किटेक्चर की गति में अंतर का आकलन करने की अनुमति देगा: एचटीएम (हार्डवेयर ट्रांजैक्शनल मेमोरी) और पारंपरिक एसटीएम।


BlueGene / Q एक मल्टी-कोर, 64-बिट सिस्टम है जो कि चिप को पावरपीसी तकनीक पर बनाया गया है (बिल्कुल विशिष्ट होने के लिए, यह पावरपीसी ए 2 का चार-स्ट्रोक आर्किटेक्चर है)। प्रत्येक चिप्स में 18 कोर होते हैं, साथ में लगभग डेढ़ बिलियन (1.47) ट्रांजिस्टर का वजन होता है। 16 कोर का उपयोग, वास्तव में, गणना के लिए किया जाता है, ऑपरेटिंग सिस्टम एक पर चलता है, और अंत में, अंतिम कोर पूरी प्रणाली की गणना की विश्वसनीयता के लिए जिम्मेदार है। 1.6 गीगाहर्ट्ज़ की आवृत्ति पर, प्रत्येक चिप 55 वाट के वोल्टेज के साथ 204.8 GFlops देने में सक्षम है। स्वाभाविक रूप से, मेमोरी और इनपुट-आउटपुट नियंत्रक भी चिप का हिस्सा हैं। ब्लू जीन / क्यू में फ्लोटिंग पॉइंट नंबरों की गणना के लिए 4 उपकरण हैं, जो हमें प्रत्येक कोर पर एक घड़ी चक्र में 4 पूर्ण किए गए संचालन प्रदान करता है।

18 कोर क्यों? उत्तर: अधिकता में सुरक्षा। यदि प्रोसेसर कोर में से एक पर खराबी का पता चला था, तो इसे बंद किया जा सकता है और "स्पेयर" बेंच में स्थानांतरित किया जा सकता है। दरअसल, एक "त्रुटिपूर्ण" कोर का पता लगाने और विन्यास को उत्पादन या प्रणाली के संयोजन के किसी भी चरण में किया जा सकता है - न केवल जब चिप का परीक्षण पहले से ही किया जा रहा है, बल्कि प्रारंभिक अवस्था में भी, उदाहरण के लिए, एक कंप्यूटिंग क्लस्टर में चिप स्थापित करना। Sequoia के मामले में, प्रतिष्ठित पेटाफ़ॉप्स तक पहुँचने के लिए लगभग 100,000 चिप्स का उपयोग किया जाएगा। प्रोसेसर की एक बड़ी संख्या कोर को पुन: सौंपने के कार्य को बहुत महत्वपूर्ण बनाती है: आईबीएम ने गणना की कि सुपर कंप्यूटर में इस (100k) चिप्स की संख्या के साथ, औसतन 1 प्रोसेसर इकाई हर 3 सप्ताह में विफल हो जाएगी।

पारंपरिक मल्टीथ्रेडिंग: ताले और गतिरोध

ट्रांसेक्शनल मेमोरी सॉफ्टवेयर एक समानांतर प्रोग्रामिंग दृष्टिकोण है जो हर स्वाभिमानी डेवलपर के लिए जाना जाता है। इस तकनीक के संभावित कार्यान्वयन को समानांतर कंप्यूटिंग को अधिक कुशल बनाने के लिए डिज़ाइन किया गया है, लेकिन इससे भी महत्वपूर्ण बात यह है कि यह प्रतिमान को सरल बनाता है। समानांतर स्थितियों के लिए प्रोग्रामिंग अपेक्षाकृत सरल लगती है जब कार्य को स्वतंत्र थ्रेड में विभाजित किया जा सकता है जिसमें संयुक्त डेटा नहीं होता है: प्रत्येक थ्रेड को अपने स्वयं के कोर पर संसाधित किया जाता है और गुठली के बीच समन्वय की आवश्यकता नहीं होती है। लेकिन सब कुछ बहुत अधिक भ्रमित हो जाता है यदि कार्य स्वतंत्र नहीं हैं, उदाहरण के लिए, यदि विभिन्न प्रक्रियाओं के लिए एक एकल मूल्य के अपडेट की आवश्यकता होती है, जो कि आम है।

इस समस्या का मानक समाधान ताले, या लेन-देन के ताले का उपयोग करना है। हर बार एक थ्रेड को कुछ सामान्य मूल्य को अपडेट करने की आवश्यकता होती है, यह उस पर ताला लगाता है। कोई भी थ्रेड लॉक किए गए मान तक नहीं पहुंच सकता है जब तक कि वर्तमान थ्रेड प्रक्रिया को पूरा नहीं करता है - आपको धूम्रपान करना और इंतजार करना होगा। एक थ्रेड जिसने एक मान को अवरुद्ध किया है, वह इसे बदल सकता है (इस मामले में, कॉमरेड "जटिल गणना" और "प्रतीक्षा करें, मैं काम कर रहा हूं" दृश्य में प्रवेश करें), और फिर लॉक जारी करें। अंत में, अन्य थ्रेड्स जो एक निष्क्रिय प्रतीक्षा स्थिति में हैं, मूल्य के अपडेट या मुक्त होने के बाद गणना करना जारी रख सकते हैं। यह मॉडल व्यवहार में भी काम करता है, लेकिन इसमें कई समस्याएं हैं: यदि सामान्य मूल्य तक पहुंच दुर्लभ और असंगत है, तो मॉडल कुशलता से काम करता है। अन्यथा, जब सामान्य मूल्य या इसके अपडेट तक पहुंच नियमित रूप से होती है, और भगवान मना करते हैं - लगातार, थ्रेड्स बहुत समय इंतजार कर रहे हैं और गणना नहीं कर सकते हैं, जो अंततः पूरे सिस्टम के प्रदर्शन में कमी की ओर जाता है, जो समानांतर प्रतीत होगा बहुत ज्यादा।

इसके अलावा, ताले को संभालना काफी मुश्किल है। और यदि एकमात्र सामान्य मूल्य के साथ सामना करना आसान है, तो वास्तविक कार्यक्रम आमतौर पर बहुत अधिक जटिल होते हैं। दो तालों वाला एक कार्यक्रम, सशर्त रूप से: A और B, "गतिरोध" नामक स्थिति में प्रवेश कर सकता है - एक घातक ताला (इसके बाद: गतिरोध)। यदि दो थ्रेड्स को दो ताले की आवश्यकता होती है, तो उनके पास निम्नलिखित विकल्प हैं: वे या तो ए को ब्लॉक कर सकते हैं, और फिर बी, एक-एक करके या इसके विपरीत। जब तक धागे एक ही क्रम में ताले नहीं बनाते हैं, तब तक कोई समस्या नहीं होगी। लेकिन अगर थ्रेड्स में से एक ए पहले, और दूसरे ब्लॉक बी को ब्लॉक करता है, तो वे दोनों हमेशा के लिए अटक सकते हैं - पहला धागा बी जारी होने तक इंतजार करेगा, और दूसरा ए से ही उम्मीद करता है।

कागज पर, ऐसा लगता है कि यह बचना आसान है - यह सच है अगर कार्यक्रम में केवल दो ताले हैं। लेकिन जैसे ही कार्यक्षमता अधिक जटिल होने लगती है, आपको बेहद सावधान रहना होगा कि सॉफ़्टवेयर का प्रत्येक भाग अपना काम उसी तरह से करे जैसा कि उसे करना चाहिए। " कुछ और ताले जोड़ें - और पूरी योजना कई बार जटिल हो जाएगी, उनमें से 10 जोड़ दें - और आप स्वयं गतिरोध में पड़ गए।

वास्तविक लेनदेन स्मृति ताले का अंत है

सामान्य तौर पर, आईबीएम द्वारा वर्तमान में विकसित की जा रही हार्डवेयर ट्रांसेक्शनल मेमोरी उपरोक्त कठिनाइयों को हल करने के लिए डिज़ाइन की गई है। डेवलपर को केवल सॉफ्टवेयर के उन हिस्सों को चिह्नित करने की आवश्यकता होती है जो सामान्य मूल्यों को "परमाणु" के रूप में हेरफेर करते हैं। प्रत्येक परमाणु ब्लॉक को लेनदेन के अंदर या तो पूरी तरह से या किसी भी तरह से निष्पादित किया जाता है। परमाणु ब्लॉक के अंदर, कार्यक्रम बिना किसी अवरोध के सामान्य मूल्यों को पढ़ सकता है, आवश्यक गणनाओं को निष्पादित कर सकता है और परिणाम रिकॉर्ड कर सकता है। अंत में, ब्लॉक केवल लेनदेन को पूरा करता है। यह वह जगह है जहां इस सभी कंप्यूटिंग रसोई का "मुश्किल" हिस्सा स्थित है: जब ऑपरेशन पूरा हो जाता है, तो ट्रांसेक्शनल मेमोरी यह जांचती है कि क्या परमाणु ऑपरेशन की शुरुआत के बाद से सामान्य मान बदल दिए गए हैं। यदि ऐसा है, तो लेनदेन रद्द कर दिया गया है और किए गए सभी काम बस प्रारंभिक चरण में वापस आ गए हैं। हमारे लिए, इसका मतलब है कि बदले हुए मूल्यों के साथ ऑपरेशन को दोहराना।

पारंपरिक लॉकिंग स्कीम में कई सुधारों का प्रस्ताव करके प्रोग्रामर के लिए जीवन को आसान बनाने में लेन-देन की क्षमता संभावित रूप से सक्षम है। सबसे पहले, यह "आशावादी" है: प्रत्येक थ्रेड ब्लॉकिंग वैल्यू के बजाय केवल इसलिए कि इसे एक प्रतिस्पर्धी ऑपरेशन (निराशावादी दृष्टिकोण) की आवश्यकता हो सकती है, यह माना जाता है कि प्रत्येक थ्रेड में प्रत्येक ऑपरेशन सफलतापूर्वक (आशावादी दृष्टिकोण) पूरा करेगा। यदि ऐसी स्थिति होती है, तो केवल एक चीज जो करने की आवश्यकता है वह गणना को दोहराएं। दूसरे, कोई गतिरोध परिदृश्य नहीं है, क्योंकि सिद्धांत में ताले नहीं हैं। तीसरे, शब्द के व्यापक अर्थों में, हार्डवेयर ट्रांसेक्शनल मेमोरी का उपयोग करते हुए प्रोग्रामिंग मॉडल पहले से ही अधिकांश डेवलपर्स के लिए जाना जाता है। लेन-देन खुद, और गणनाओं को वापस करने के संचालन को उन अधिकांश प्रोग्रामर्स के लिए जाना जाता है, जिन्होंने संबंधपरक डेटाबेस का सामना किया है। चौथा, परमाणु ब्लॉक सैद्धांतिक रूप से बड़े और जटिल कार्यक्रमों के निर्माण के कार्य को सरल बनाते हैं: एम्बेडेड परमाणु ब्लॉकों के साथ एक परमाणु ब्लॉक अभी भी कार्य करेगा, जो अवरुद्ध के सिद्धांतों के आधार पर कार्यक्रमों के मामले में सच नहीं है।

(हालांकि, यह आपके स्वयं के उत्साही आख्यान को उन शब्दों के साथ बाधित करने के लायक है, जो लेन-देन की स्मृति की अपनी वास्तुकला में कई अड़चनें हैं - उदाहरण के लिए, क्या होगा यदि लेनदेन को एक ऑपरेशन के साथ किया जाना चाहिए जो कि अपनी मूल स्थिति में वापस नहीं किया जा सकता? उदाहरण के लिए, एक नेटवर्क पर डेटा भेजें, या क्या आकर्षित करें? स्क्रीन पर कुछ, हालांकि बाद में आम तौर पर लेन-देन की स्मृति का एक मानक सीमा होती है। कठिनाइयों को हल करने और बाधाओं को खत्म करने के सर्वोत्तम तरीके अभी भी विकसित हो रहे हैं, न कि केवल आईबीएम)

आयरन से लाभ होता है

इसलिए, आज तक, ट्रांसेक्शनल मेमोरी के क्षेत्र में अनुसंधान ने प्रौद्योगिकी के सॉफ्टवेयर कार्यान्वयन पर ध्यान केंद्रित किया है। रियल (सिलिकॉन) प्रोसेसर अभी भी वास्तव में इसका समर्थन नहीं करते हैं, केवल इसका अनुकरण करते हैं। कुछ योजनाएं वर्चुअल मशीनों को लेन-देन स्मृति मोड (.NET और जावा के लिए एसटीएम संशोधनों) में काम करने के लिए मजबूर करती हैं, अन्य साझा डेटा तक पहुंचने के लिए विशेष कार्यों में देशी कोड और ट्रेन डेवलपर्स का उपयोग करते हैं। फिर हमें हार्डवेयर कार्यान्वयन की आवश्यकता क्यों है? तथ्य यह है कि ट्रांसेक्शनल मेमोरी का कोई भी सॉफ्टवेयर कार्यान्वयन धीमा है, कभी-कभी राक्षसी रूप से धीमा होता है, लेकिन यह काफी नहीं है जो वे समानांतर कंप्यूटिंग की अपेक्षा करते हैं।

BlueGene / Q अन्य प्रोसेसर से अलग है जिसमें यह बोर्ड पर एक ट्रांसेक्शनल मेमोरी मॉड्यूल ले जाता है। यह पहला ऐसा वाणिज्यिक प्रोसेसर है (हालांकि अभी भी रॉक ऑन सन था - इसे रद्द कर दिया गया था जब ओरेकल ने पहली कंपनी खरीदी थी, ट्रांसेक्शनल मेमोरी मॉड्यूल का कार्यान्वयन भी माना जाता था)। और यद्यपि हम अभी तक चिप पर पूरी जानकारी प्रदान करने के लिए तैयार नहीं हैं, हम कुछ विवरणों का खुलासा करेंगे।

कैश में डेटा संस्करण टैग को ले जाएगा, जबकि कैश एक ही डेटा के कई संस्करणों को संग्रहीत करने में सक्षम है। कार्यक्रम प्रोसेसर को लेनदेन शुरू करने के लिए कहता है, आवश्यक गणना करता है, जिसके बाद प्रोसेसर लेनदेन को बंद कर देता है। यदि अन्य थ्रेड्स ने सामान्य मानों पर कार्रवाई की और वे बदल गए, तो कई नए संस्करण बनाए, कैश लेनदेन की शुरुआत में निष्पादन देता है। यदि नए संस्करण नहीं बनाए गए हैं, तो डेटा रिकॉर्ड किया जाएगा।

"सट्टा संचालन" की अवधारणा भी पेश की जा रही है: सभी मूल्यों के नवीनतम संस्करणों के लिए प्रतीक्षा करने के बजाय (व्यवहार में, यह एक कर्नेल में संख्याओं पर काम पूरा करने की आवश्यकता हो सकती है), थ्रेड उपलब्ध डेटा के साथ एक ऑपरेशन करने की कोशिश करेगा, "सट्टा" उपयोगी काम कर रहा है। और न जाने भविष्य में क्या होगा। जैसे ही काम पूरा हो जाता है, सिस्टम मानों के संस्करण की जांच करता है, यदि वे अंतिम थे (अर्थात, ऑपरेशन के दौरान सामान्य मूल्यों में कोई बदलाव नहीं हुए थे) - परिणाम स्मृति को लिखा गया है। यह प्रदर्शन में सुधार करने का इरादा है, क्योंकि अंतिम गणना प्राप्त होने से पहले उपयोगी गणना की जाएगी (कल्पना के दायरे से)। यदि यह पता चला है कि धारा में सामान्य मूल्य पुराने हैं, तो ऐसे कार्यों को रद्द कर दिया जाएगा और अद्यतन मूल्यों के साथ फिर से बनाया जाएगा।

तार्किक विकास

सिद्धांत रूप में, प्रोसेसर द्वारा ट्रांसेक्शनल मेमोरी का समर्थन फ़ंक्शन का एक तार्किक विस्तार है जो पावरपीसी प्रोसेसर में लंबे समय से मौजूद है: "लोड-लिंक / स्टोर-सशर्त" या एलएल / एससी। यह एक आदिम ऑपरेशन है जिसका उपयोग सुरक्षित बहु-थ्रेडेड संरचनाओं के निर्माण के लिए एक इकाई के रूप में किया जा सकता है। एलएल / एससी में अच्छी तरह से ज्ञात तंत्र शामिल हैं, जैसे ताले, और बहुत अधिक विदेशी डेटा संरचनाएं, जैसे कि एक तालिका, जिसे मूल्यों को अवरुद्ध करने की आवश्यकता के बिना एक साथ कई थ्रेड्स द्वारा संशोधित किया जा सकता है। STM (सॉफ्ट मेमोरी इम्प्लीमेंटेशन) LL / SC के आधार पर बनाया जा सकता है।

LL / SC में दो भाग होते हैं, जहाँ पहला "लोड-लिंक" होता है। प्रोग्राम स्मृति से मान प्राप्त करने के लिए एलएल का उपयोग करता है, जिसके बाद यह निकाले गए मूल्य पर आवश्यक जोड़तोड़ कर सकता है। ऑपरेशन पूरा होने के बाद और परिणाम को वापस मेमोरी में लिखा जाना चाहिए, दूसरे भाग का उपयोग किया जाता है - "स्टोर-सशर्त"। एससी को केवल तभी निष्पादित किया जाएगा जब एलएल के अंत के बाद से मेमोरी में मूल्य नहीं बदला गया हो। यदि मूल्य बदल दिया गया है, तो सब कुछ शुरू से शुरू होता है।

एलएल / एससी कई आधुनिक प्रोसेसर पर पाया जा सकता है: पावरपीसी, एमआइपी, एआरएम, और अल्फा - चारों इस सुविधा का उपयोग करते हैं। X86 आर्किटेक्चर का अपना विकल्प "तुलना और स्वैप" कहा जाता है। हालांकि, अधिकांश एलएल / एससी सिस्टम आपकी क्षमताओं को सीमित करते हैं - उदाहरण के लिए, वे मेमोरी के व्यक्तिगत बाइट्स में परिवर्तन नहीं पढ़ सकते हैं, लेकिन केवल कैश लाइनें। इसका मतलब यह है कि एससी ऑपरेशन बिल्कुल भी नहीं किया जा सकता है, हालांकि मूल्य वास्तव में नहीं बदला गया है।

ब्लूजीन / क्यू में बनाया जाने वाला लेनदेन मेमोरी मॉड्यूल स्टेरॉयड के पाठ्यक्रम के बाद एलएल / एससी फ़ंक्शन का एक हार्डवेयर कार्यान्वयन है: लेनदेन में प्रत्येक धागा एक ही समय में कई स्थानों से ऑपरेशन के एलएल भाग का प्रदर्शन कर सकता है, जैसे एससी कई को परिणाम लिख सकता है स्थानों। यह एक त्रुटि के अवसर के प्रवाह से वंचित नहीं करता है, लेकिन इसकी घटना की संभावना को कम करता है।

मुझे दो!

सामान्य तौर पर, हार्डवेयर लेनदेन स्मृति के कार्यान्वयन से संबंधित सब कुछ एक कठिन कहानी है। पिछले हॉट चिप्स सम्मेलन में आईबीएम के विकास का प्रतिनिधित्व करने वाले रूड हारिंग ने कहा कि: "इस तरह की प्रणाली काम करने के लिए बहुत मुश्किल चाल चली, और यह" एक जीनियस का परिणाम है। " चिप के सर्किट आरेख को तैयार करने पर प्रारंभिक कार्य पूरा होने के बाद, सिस्टम को FPGA (प्रोसेसर जो सॉफ्टवेयर के माध्यम से पुन: उपयोग करने योग्य हैं) के आधार पर बनाया गया था और, आश्चर्यजनक रूप से, सब कुछ ठीक काम किया। लेकिन यह प्रणाली कितनी जटिल है, इसमें बहुत सारी सीमाएँ हैं - मज़ेदार जैसा कि यह प्रतीत हो सकता है, लेकिन अभी तक ट्रांसेक्शनल मेमोरी का प्रोटोटाइप मल्टीप्रोसेसर लेनदेन (उपरोक्त सभी वर्ग) के लिए समर्थन प्रदान नहीं करता है। यह सिकोइया के लिए कोई समस्या नहीं है, जो विशिष्ट कार्यों को संभाल लेगा, लेकिन यह निश्चित रूप से पारंपरिक मल्टीप्रोसेसर मशीनों के लिए HTM के लोकप्रियकरण में एक बाधा बन जाएगा: विभिन्न प्रोसेसर पर चलने वाले थ्रेड्स सामान्य मानों में परिवर्तन करेंगे, और लेन-देन की स्मृति इसे "देखने" में सक्षम नहीं होगी।

फिर भी, BlueGene / Q की मुख्य विशेषता और ट्रांसेक्शनल मेमोरी के लिए इसका हार्डवेयर समर्थन यह है कि इस तकनीक को लागू करने से IBM न्यूनतम, या शून्य, प्रदर्शन हानि प्राप्त करने में सक्षम था। यही मुझे विश्वास दिलाता है कि एक बार HTM का उपयोग उन प्रोसेसर में किया जा सकता है जो हमारे प्रत्येक कंप्यूटर में काम करते हैं और उन अनुप्रयोगों में प्रभावी ढंग से काम करते हैं जो हम हर दिन चलाते हैं। तब तक, हमें यह पता लगाने का मौका नहीं मिलेगा कि क्या इस तरह के समानांतरकरण वास्तव में डेवलपर्स और उपयोगकर्ताओं दोनों के जीवन को बेहतर बनाने में सक्षम है।

संक्षेप में देना। हार्डवेयर ट्रांसैक्शनल मेमोरी किसी भी तरह से प्रोसेसर के प्रदर्शन को बढ़ाने के लिए रामबाण या एक तंत्र नहीं है। बल्कि, यह किसी भी जटिलता के समानांतर कंप्यूटिंग के लिए प्रोग्राम लिखने वाले प्रोग्रामर्स के जीवन को बेहतर बनाने के लिए डिज़ाइन किया गया टूल है। और सिकोइया क्लस्टर में इसकी व्यवहार्यता के लिए पहला परीक्षण एक अच्छा परीक्षण है जो यह दिखाएगा कि वास्तविक जीवन में लेन-देन की स्मृति का उपयोग कितना वास्तविक है, और न कि केवल परमाणु या मौसम संबंधी बातचीत की भविष्यवाणी करते समय। यदि परीक्षण पास हो जाता है, तो इसमें कोई संदेह नहीं है कि यह विकास व्यापक प्रोफ़ाइल के वाणिज्यिक उपकरणों में अपनी जगह पाएगा, क्योंकि मल्टीकोर सिस्टम पहले से ही फोन में भी मौजूद हैं। यदि नहीं, तो कोई भी मुझे उस मल्टी-कोर को नहीं मनाएगा, जिसे हाल ही में मूर के कानून के साथ पकड़ने की कोशिश में बढ़ती उत्पादकता और प्राकृतिक सीमाओं की समस्याओं के लिए "इलाज" माना जाता है, पीठ में एक घातक झटका मिल सकता है।