एक प्रोसेसर के कमांड का इतिहास। भाग 1. कोडांतरक निर्देशों के बीच अंतर lddqu और movdqu

2000 के नॉट-डिस्टेंट में, इंटेल ने बाजार में पेंटियम 4 प्रोसेसर के लिए नेटबर्स्ट माइक्रोआर्किटेक्चर की शुरुआत की। 2004 में, जब प्रेस्कॉट प्रोसेसर दिखाई दिए, तो एसएसडी 3 निर्देश सेट में एलडीडीक्यू कमांड लागू किया गया।

हालाँकि, यह अनुप्रयोग के एक क्षेत्र के लिए अभिप्रेत था, अर्थात्, वीडियो एन्कोडिंग, और यदि विस्तार से:

वीडियो एन्कोडिंग में सबसे बड़ी मात्रा में गणना, एक नियम के रूप में, मोशन एस्टीमेशन (एमई) तंत्र द्वारा आवश्यक है, जो वर्तमान फ्रेम के ब्लॉक की तुलना पिछले फ्रेम के ब्लॉक से करता है और सबसे अच्छे मैच की खोज करता है। कई मेट्रिक्स का उपयोग सबसे अच्छा फिट खोजने के लिए किया जा सकता है। सबसे आम L1 मीट्रिक है - पूर्ण अंतर का योग। एमई तंत्र काम करता है ताकि पिछले फ्रेम के ब्लॉक लोड को संरेखित न किया जाए, जबकि वर्तमान फ्रेम के ब्लॉक लोड को संरेखित किया जाता है। अन-असाइन किए गए डाउनलोड के कारण दो प्रकार की देरी होती है:

• अनलग्‍न डेटा तक पहुंच के लिए प्रोसेसिंग लागत;
• कैश लाइन के विभाजन के कारण लागत।

नेटबर्स्ट माइक्रोआर्किटेक्चर 128-बिट अनलगनेट डेटा लोड करने के लिए माइक्रो-ऑपरेशन का समर्थन नहीं करता है। इस कारण से, 128-बिट अन-असाइन किए गए डाउनलोड्स, जैसे कि movups और movdqu के लिए, दो 64-बिट डाउनलोड का उपयोग करके माइक्रोकोड में अनुकरण किया जाता है, जिसके परिणाम 128-बिट परिणाम में संयुक्त होते हैं। अन-असाइन किए गए डाउनलोड का अनुकरण करने की लागत के अलावा, यदि 64-बाइट सीमा से परे पहुंच जाती है, तो विभाजित कैश लाइनों के प्रसंस्करण की लागत होती है।
128-बिट असंतुलित डाउनलोड के लिए कैश लाइनों को विभाजित करने की समस्या को हल करने के लिए, SSE3 निर्देश सेट में lddqu कमांड को जोड़ा गया था। यह कमांड एक 32-बाइट ब्लॉक को 16-बाइट की सीमा पर संरेखित करता है और अनलॉग्ड एक्सेस के लिए 16 बाइट्स को पुनः प्राप्त करता है। चूंकि कमांड अनुरोध से अधिक बाइट्स लोड करता है, इसलिए कुछ उपयोग प्रतिबंध लगाए जाते हैं। Lddqu कमांड को गैर-कैश्ड मेमोरी (अनकैप्ड - यूसी) और संयुक्त लेखन (राइट-कॉम्बिनेशन - USWC) के साथ मेमोरी एड्रेस स्पेस के क्षेत्रों में उपयोग नहीं किया जाना चाहिए। इसके अलावा, lddqu कमांड के कार्यान्वयन की प्रकृति के कारण, इसका उपयोग उन स्थितियों में नहीं किया जाना चाहिए जहां रीड रीडायरेक्शन की उम्मीद है। ऐसी स्थितियों में जहां केवल लोडिंग का प्रदर्शन किया जाता है और UC और USWC मेमोरी एड्रेस क्षेत्रों का उपयोग नहीं किया जाता है, lddqu कमांड सफलतापूर्वक movdqu / movups / movupd कमांड को बदल सकता है।
नीचे दिया गया कोड नई कमांड का उपयोग करने का एक उदाहरण है। दोनों कोड अनुक्रम समान हैं, सिवाय इसके कि पुराने अनलग्ड कमांड (movdqu) को नए कमांड (lddqu) से बदल दिया जाता है। यह मानते हुए कि 25% अन-असाइन किए गए डाउनलोड कैश लाइन से गुजरते हैं, नई कमांड ME इंजन के प्रदर्शन को 30% तक बढ़ा सकती है। MPEG-4 एनकोडर ने 10% से अधिक त्वरण का प्रदर्शन किया है।

SSE3 के बिना गति अनुमानक:
movdqa xmm0, < >
movdqu xmm1, < >
psadbw xmm0, xmm1
paddw xmm2, xmm0

SSE3 के साथ गति अनुमानक:
movdqa xmm0, < >
lddqu xmm1, < >
psadbw xmm0, xmm1
paddw xmm2, xmm0

अधिक विवरण यहां उपलब्ध हैं: download.intel.com/technology/itj/2004/volume08issue01/art01_microaltecture/vol8iss1_art01.pdf

और भी, सबसे दिलचस्प चर्चा:

• software.intel.com/en-us/forums/showthread.php?t=56271
• x264dev.multimedia.cx/archives/8

सारांश में, हम कह सकते हैं कि Intel Core 2 मॉडल की उपस्थिति के साथ शुरू होता है (यह कोर माइक्रोआर्किटेक्चर पर लागू होता है, जो 2006 के मध्य में दिखाई दिया, और Merom प्रोसेसर और बाद में), और सभी भविष्य के मॉडल के लिए, lddqu कमांड movdqu कमांड के समान कार्य करता है ।
दूसरे शब्दों में, यदि प्रोसेसर सप्लीमेंटल स्ट्रीमिंग सिमड एक्सटेंशन्स 3 (SSSE3) इंस्ट्रक्शन सेट को सपोर्ट करता है, तो lddqu कमांड एक ही क्रिया करता है जैसा कि movdqu कमांड। यदि प्रोसेसर SSSE3 निर्देश सेट का समर्थन नहीं करता है, लेकिन SSE3 का समर्थन करता है, तो lddqu कमांड का उपयोग करें (और उपयोग की गई मेमोरी के प्रकारों के बारे में विवरण न भूलें)।

और अंत में, पेटेंट के संबंध में: 6721866 नंबर के साथ एक पेटेंट की उपस्थिति पर ध्यान दें, जो कार्यान्वयन और उपयोग के कुछ विवरणों का भी वर्णन करता है।

पुनश्च: संदर्भ के लिए, एक उपयोगी लेख पर ध्यान दें, जो सभी इंटेल माइक्रोआर्किटेक्चर पर डेटा एकत्र करता है: en.wikipedia.org/wiki/List_of_Intel_CPU_microaltectures
(अन्य मामलों में, हमेशा की तरह - विकिपीडिया)