एक चिप पर नेटवर्क - प्रोसेसर के अंदर मिनी-इंटरनेट

हम पहले से ही इस तथ्य के साथ आ चुके हैं कि प्रोसेसर की घड़ी की गति बंद हो गई है और निर्माताओं ने कंप्यूटिंग को समानांतर बनाने का रास्ता निकाल लिया है। हालांकि, एक सामान्य सामान्य प्रयोजन प्रोसेसर के कोर की संख्या, जल्दी से 2 और 4 के निशान को हराकर, लगभग 8. पर बंद कर दिया। कुछ ने मूर के कानून को दफनाने का भी इरादा किया।

इस ठहराव का एक वस्तुनिष्ठ कारण है। यदि 2, 4 या 8 कोर के बीच का अंतर मात्रात्मक है, तो पहले से ही 16-कोर प्रोसेसर का सामना पारंपरिक वास्तुकला की मूलभूत सीमाओं के साथ किया जाता है। तथ्य यह है कि पिछले कुछ दशकों में, बस ने चिप के व्यक्तिगत आईपी-ब्लॉक के बीच संचार के आधार के रूप में कार्य किया है। जबकि कुछ ब्लॉक थे, वह कामयाब रही, लेकिन जब नाभिक गुणा करना शुरू किया, तो यह वास्तुकला समाप्त हो गई। एक बस एक आम डेटा ट्रांसमिशन माध्यम है जिससे कई प्रोसेसर इकाइयां जुड़ी हुई हैं। समय पर प्रत्येक क्षण, एक ब्लॉक डेटा संचारित कर सकता है, और बाकी सभी प्राप्त कर सकते हैं। यदि कई ब्लॉकों को एक ही समय में प्रसारित करने की आवश्यकता होती है, तो एक टकराव होता है, और इसलिए एक देरी। जब कोर की संख्या आठ से अधिक हो जाती है, तो देरी अस्वीकार्य रूप से बड़ी हो जाती है, लगभग पूरी तरह से कई कोर के समानांतर संचालन के फायदे को पार कर जाती है।

पुलों से जुड़े कई खंडों में बस को विभाजित करके कोर की संख्या थोड़ी अधिक बढ़ाई जा सकती है, लेकिन यह एक "बैसाखी" की तरह है जो अच्छी तरह से स्केल नहीं करता है और मुख्य समस्या को हल नहीं करता है। वास्तविक समाधान जो आपको एक चिप पर सैकड़ों ब्लॉकों को संयोजित करने की अनुमति देता है, वह एक प्रसिद्ध पैकेट-स्विचड नेटवर्क या चिप पर नेटवर्क है ।

बस से नेटवर्क में संक्रमण काफी स्वाभाविक है। इसी तरह से दूरसंचार नेटवर्क विकसित हुआ: रेडियो प्रसारण एक विशिष्ट "बस" है, टेलीफोन नेटवर्क मैट्रिक्स स्विच का उपयोग करके चैनल स्विच कर रहे हैं, और इंटरनेट पैकेट स्विचिंग है। कंप्यूटर बाह्य उपकरणों का भी विकास हुआ - आधुनिक पीसीआई एक्सप्रेस बस वास्तव में एक बस नहीं है, लेकिन एक स्टार टोपोलॉजी वाला नेटवर्क है। प्रोसेसर भी विकसित हो रहे हैं - पहले ब्लॉक, फिर बस और मैट्रिक्स स्विच, और अंत में नेटवर्क के बीच सीधा संबंध।

NoC आर्किटेक्चर में, प्रोसेसर का प्रत्येक कोर या ब्लॉक एक राउटर से जुड़ा होता है जिसके माध्यम से यह अन्य ब्लॉकों के साथ संचार करता है। राउटर्स स्वयं एक नेटवर्क से जुड़े होते हैं, जिसके माध्यम से डेटा पैकेट एक नियमित कंप्यूटर नेटवर्क में पैकेट की तरह, एक ब्लॉक से दूसरे में जाते हैं। यह माइक्रोकिरिट के टोपोलॉजी को बहुत सरल करता है और स्केलिंग पर सीमाओं को हटा देता है - बस के विपरीत, कई ब्लॉक एक-दूसरे के साथ हस्तक्षेप किए बिना एक साथ संवाद करने में सक्षम हैं। मल्टी-कोर प्रोसेसर के कंप्यूटर मॉडलिंग और प्रोटोटाइप बताते हैं कि बड़ी संख्या में कोर के साथ यह वास्तुकला कई मामलों में पारंपरिक से बेहतर है।

स्वाभाविक रूप से, इंटरनेट के तर्क और प्रोटोकॉल को सीधे चिप में स्थानांतरित करना अनुचित और अक्षम होगा। यहाँ पूरी तरह से विभिन्न तकनीकी सीमाएँ और कार्य हैं:

1. बहुत कठोर विलंबता और बिजली की आवश्यकताएं। स्विच को नैनोसेकंड देरी के साथ काम करना चाहिए और बहुत किफायती होना चाहिए। इकाइयों के बीच डेटा स्थानांतरित करने की ऊर्जा लागत आधुनिक चिप्स की कुल खपत का एक महत्वपूर्ण हिस्सा बनाती है।
2. सादगी और अतिसूक्ष्मवाद। चिप पर स्विच करने के लिए थोड़ी जगह लेनी चाहिए, जिसका अर्थ है कि उनके पास जटिल तर्क और बड़े बफर आकार नहीं हो सकते।
3. समानांतर, सीरियल कनेक्शन नहीं। चिप के अंदर भौतिक स्तर पर, एक कंडक्टर पर क्रमिक रूप से नहीं बल्कि 32 या 64 समानांतर चैनलों पर बिट्स को धोखा देना अधिक फायदेमंद है।

दुनिया में अग्रणी कंपनियों और विश्वविद्यालयों द्वारा NoC अनुसंधान किया जाता है। इसलिए, 2007 में, इंटेल ने 80 कोर के साथ एक प्रयोगात्मक प्रोसेसर विकसित किया और केवल 62 वाट की ऊर्जा खपत के साथ 1 टेराफ्लॉप का प्रदर्शन किया। 2010 में, 48-कोर " सिंगल चिप क्लाउड कंप्यूटर " पेश किया गया था।

इस वर्ष के अप्रैल में, MIT वैज्ञानिकों के एक समूह का काम प्रकाशित हुआ, जिसने 16-कोर प्रोसेसर का एक प्रोटोटाइप बनाया, जिसमें NoC- विशिष्ट अनुकूलन प्रणाली लागू की गईं - वर्चुअल बाईपासिंग और कम-स्विंग सिग्नल। इन प्रौद्योगिकियों ने हमें बैंडविड्थ और विलंबता की सैद्धांतिक सीमाओं से संपर्क करने और बिजली की खपत को काफी कम करने की अनुमति दी।

वे कैसे काम करते हैं? एक सामान्य राउटर प्राप्त पैकेट को बफर में सहेजता है, उसके हेडर का विश्लेषण करता है और यह तय करता है कि उसे कहां भेजा जाए। वर्चुअल बायपासिंग आपको बिना किसी देरी के लगभग एक पैकेट को स्थानांतरित करने की अनुमति देता है, इस तथ्य के कारण कि हेडर अग्रिम में भेजा जाता है, और पैकेट बॉडी के आने तक आवश्यक स्विचिंग सर्किट बनाने का प्रबंधन करता है। इस प्रकार, पैकेट बफर को दरकिनार करते हुए, बिना रुके चलता है। कम-स्विंग सिग्नलिंग कंडक्टर में वोल्टेज 0 और 1 के बीच अंतर की कमी है, जिसके कारण ऊर्जा की खपत को और कम करना संभव था। कुल मिलाकर, ये सुधार डेढ़ से अधिक बार थ्रूपुट और दक्षता में वृद्धि करते हैं।

बिजली की खपत और गति जैसी सुविधाओं में सुधार के अलावा, NoC वास्तुकला एक और महत्वपूर्ण लाभ प्रदान करता है। यह आसानी से आपको न केवल सजातीय कोर को संयोजित करने की अनुमति देता है, बल्कि आम तौर पर किसी भी चिप पर ब्लॉक करता है। कंप्यूटर नेटवर्क की तरह, भौतिक और परिवहन परतें सभी प्रकार के डेटा और प्रोटोकॉल के लिए समान हैं। सार्वभौमिक कंप्यूटिंग कोर में से एक या कई के स्थान पर रखना संभव है, उदाहरण के लिए, एक ग्राफिक कोर, एक विशेष सिग्नल प्रोसेसर, या डिवाइस के नियंत्रक। और, नेटवर्क की तरह, आप चिप स्तर पर गुणवत्ता सेवा सेवा को लागू कर सकते हैं, जो वास्तविक समय और वर्चुअलाइजेशन सिस्टम के लिए उपयोगी हो सकता है।

प्रोसेसर कोर के संयोजन के लिए NoC में अभी भी एक प्रायोगिक स्थिति है, हालांकि, NoC चिप पर आधारित प्रणालियों में असमान ब्लॉक के संयोजन के लिए, उन्हें विकसित और काफी समय से लागू किया गया है। सोनिक्स या आर्टेरिस जैसी कंपनियों के समाधान सैमसंग, क्वालकॉम और यहां तक ​​कि इंटेल चिप्स में उपयोग किए जाते हैं। शायद, जल्द ही, नेटवर्क आर्किटेक्चर "होली के पवित्र" माइक्रोइलेक्ट्रॉनिक - मल्टीकोर केंद्रीय प्रोसेसर से बसों को सपोर्ट करना शुरू कर देगा। और फिर कोर की संख्या फिर से तेजी से बढ़ने लगेगी। इसलिए मूर का कानून दफनाने के लिए बहुत जल्द है।


विषय पर अतिरिक्त स्रोत:

1. इंटेल प्रस्तुति
2. NoC अनुसंधान समूहों की सूची
3. तिलरा - NoC प्रोसेसर डेवलपर
4. NoC और बस वास्तुकला की तुलना
5. NoC समीक्षा व्याख्यान