🤞🏻 👌🏻 👦🏼 एक बार फिर WOL के बारे में 😅 🔹 🤤

आपको नेटवर्क पर कंप्यूटर चालू करना होगा। और वेक-ऑन-लैन काम नहीं करता है।
प्रस्तावित विधि सार्वभौमिक है, लेकिन गैर-मानक है और रचनात्मक आशावाद की उपस्थिति का अर्थ है "कोई फर्क नहीं पड़ता।"

मेरे पास एक बार FTP सर्वर था। वास्तव में, यह 2004 का एक नियमित कंप्यूटर था। यहां बिंदु 7 में, मैंने लिखा है कि राउटर के एआरपी टेबल को कॉन्फ़िगर करने में ऐसी एक वीओएल और सूक्ष्मता है ताकि यह न भूलें कि यह कंप्यूटर किस पोर्ट पर लटका है (कंप्यूटर की शक्ति बंद होने के बाद)। और ऐसा हुआ कि मुझे इस सभी व्यवसाय से कोई समस्या नहीं थी - BIOS में संगत विकल्प चालू था और सर्वर दिन या रात के किसी भी समय तेज हो गया था, जब बिजली एक बार या उससे अलग नहीं हुई थी।
लेकिन सभी अच्छी चीजें हमेशा समाप्त होती हैं: या तो आपको इसकी आदत हो जाती है, या यह गायब हो जाती है। कंप्यूटर मुझसे लिया गया था ...
हालाँकि, हाल ही में इसके एफ़टीपी के लिए फिर से एक आवश्यकता उत्पन्न हुई। और भविष्य में मैं अभी भी उस पर कुछ लटका देना चाहता हूं, मैंने इन उद्देश्यों के लिए एक नए अपेक्षाकृत उत्पादक कंप्यूटर को इकट्ठा करने का फैसला किया। और अब, थर्मसटेक VK7272N2E SD200 पैकेज में ASUS P8H77-M + Intel® Core ™ i3-2105 + 2 x 4Gb Corsair Vengeance CMZ4GX3M1A1600C9B प्लेटफॉर्म SD200 पैकेज मेरी जगह पर दिखाई दिया। मामले की स्टाइलिश उपस्थिति के लिए घर के जंगली उत्साह के बाद, कंप्यूटर बर्खास्त किए गए वीएचएस + डीवीडी के संयोजन के बजाय टीवी के नीचे छाया हुआ था, जो 2004 से स्थायी रूप से वहां मौजूद है। एक प्रयोग के रूप में, मैंने अपने जीवन को जटिल बनाने का निर्णय लिया और इस सर्वर पर विंडोज डाल दिया, और VMWare अपने तीन आभासी कंप्यूटरों के साथ विंडोज में आ गया। आभासी कंप्यूटरों में से एक और एक नया एफ़टीपी सर्वर बन गया है। राउटर और वर्चुअल नेटवर्क वातावरण VMWare में बंदरगाहों को अग्रेषित करने के बाद, एफ़टीपी सर्वर ने ठीक से प्रतिक्रिया और काम करना शुरू कर दिया।

यहाँ, निश्चित रूप से, मुझे WOL के बारे में याद आया, राउटर पर फिक्स्ड पोर्ट फॉरवर्डिंग, एंड्रॉइड के लिए "वेक ऑन लैन" प्रोग्राम डाउनलोड किया (मैं वेकॉनलान.ru सेवा का उपयोग करता था)। सभी अच्छी बातें याद रखें? और इसलिए, एक दिन मैं इस कंप्यूटर को दूरस्थ रूप से चालू नहीं कर सका। मैं अपने साथ 130GB नहीं ले जा सका, किसी भी तरह से, और इसलिए बहुत दुखी था। विशेष रूप से सामान्य और ASUS इंजीनियरों में WOL कार्यान्वयन के डिजाइनरों के लिए बुरे शब्द गए। अगर किसी ने उस दिन जोरदार हिचकी ली तो मैं माफी मांगता हूं, लेकिन मैं वास्तव में दुखी था। डीब्रीफिंग के बाद, यह पता चला कि इस मदरबोर्ड को कम से कम एक बार चालू करना चाहिए, ताकि बाद में यह WOL पर जाग जाए। और अगर मैं घर पर नहीं हूं, और बिजली बंद हो गई (उन्होंने दिसंबर 2012 के अंत तक प्रकाश बंद करने का वादा किया)? यही है, दूरस्थ रूप से मैं किसी भी तरह से कंप्यूटर चालू नहीं कर सकता। BIOS में एक पावर रिकवरी फ़ंक्शन है, अर्थात। यदि कंप्यूटर तब चालू होता है जब बिजली की विफलता होती है, तो बिजली दिखाई देने के बाद, कंप्यूटर स्वयं शुरू हो जाएगा। और अगर इसे बंद कर दिया गया था? हां, निकट भविष्य में, एक और आभासी मशीन धार के नीचे होगी और कंप्यूटर घड़ी के चारों ओर काम करेगा, लेकिन यह सब कुछ अव्यवस्था का एक रूप है।
मुझे इस मुद्दे पर इंटरनेट और जानकार लोगों में दिलचस्पी थी। जानकार आमतौर पर अधिक गंभीर नेटवर्क उपकरणों के साथ काम करते हैं और वास्तव में यह नहीं बता सकते हैं कि इस स्थिति में कैसे मुड़ें। इतना ही नहीं! कई ने मुझे बताया कि यह सामान्य है, अर्थात्। कंप्यूटर को यह जानने की जरूरत है कि किस डिवाइस को चालू करने के लिए कमांड का इंतजार करना है। और काफी लोगों ने मुझे आश्वासन दिया कि कंप्यूटर सामान्य रूप से तभी उठेगा जब इसे "स्टार्ट" (???) के माध्यम से चालू किया गया था। मैं इंटरनेट पर उनके द्वारा कही गई बातों को याद नहीं रखूंगा, लेकिन मैंने खुलकर मस्तवमी के साथ मस्ती की।

सवाल उठता है: क्या करना है?
विचारों का एक समूह था। कुछ "सामान्य रूप से जागृति" प्राचीन कंप्यूटर के वापस लेने योग्य साइडइरोम के विचार से, कंप्यूटर के पावर बटन के कनेक्टर में कुछ लॉजिक के माध्यम से नेटवर्क चिप के WOL सिग्नल को आउटपुट करने के विचार से। तत्व आधार स्तर पर काम करने की समस्या यह है कि घर पर कोई आस्टसीलस्कप नहीं है (C1-112A नहीं माना जाता है)। लेकिन फिर मैंने अपनी भूख को शांत किया और कंप्यूटर हार्डवेयर से स्वतंत्र निर्णय लेने का फैसला किया। डिब्बे में, एक डी-लिंक डीजीई -528 टी नेटवर्क कार्ड मिला। इसमें अद्भुत सफ़ेद WOL कनेक्टर है। यदि आप पिनआउट को देखते हैं, तो कनेक्टर में तीन सिग्नल होते हैं: + 5VSB, GND, रिंग। कई पुराने मदरबोर्ड पर, एक ही कनेक्टर भी मौजूद थे, अब वे इस प्रवृत्ति से दूर जा रहे हैं। जाहिर है, नेटवर्क को स्वायत्त रूप से नेटवर्क कार्ड की आपूर्ति की जाती है। जब पॉवर बटन दबाया जाता था या रिंग सिग्नल आने के बाद कंप्यूटर स्वयं चालू हो जाता था। ASUS P8H77-M पर ऐसा कोई कनेक्टर नहीं है!
और यहाँ बहुत काम आया बोर्ड पर एफपीजीए के साथ मुक्त मंगल रोवर बोर्ड। मैंने किसी भी कंप्यूटर के लिए आजीवन सार्वभौमिक समाधान बनाने का फैसला किया (यह भी चुना जा सकता है):
1) कंप्यूटर में बोर्ड पर WOL कनेक्टर के साथ कोई भी नेटवर्क कार्ड डालें;
2) कंप्यूटर में कहीं हम FPGA के साथ बोर्ड को तेज करते हैं;
3) हम इंटरफ़ेस बोर्ड को WOL के लिए FPGA कार्ड से जोड़ते हैं;
4) हम नेटवर्क कार्ड और इंटरफ़ेस बोर्ड पर निर्मित विशेष तारों के साथ WOL कनेक्टर्स कनेक्ट करते हैं, इंटरफ़ेस बोर्ड को मदरबोर्ड के पावर बटन और PWR_BUT कनेक्टर से कनेक्ट करते हैं, और इस बोर्ड पर + 5VSB पावर भी शुरू करते हैं।
इस प्रकार, हम कार्यों की सीमा को रेखांकित करते हैं:
1) FPGA को फर्मवेयर की आवश्यकता होती है जो कंप्यूटर पर पावर बटन से सिग्नल और नेटवर्क कार्ड से रिंग सिग्नल से पूछताछ करेगा और यदि पता चला तो मदरबोर्ड पर PWR_BUT कनेक्टर को सिग्नल देगा;
2) इंटरफ़ेस बोर्ड को FPGA बोर्ड को पावर सप्लाई करनी चाहिए (हमने स्टेबलाइजर को + 3.3V पर सेट किया है), और सिर्फ मामले में WOL और PWR_BUT के लिए अलग-थलग होना अच्छा होगा (हम ऑप्टोप्लेर्स के एक जोड़े को डालते हैं);
3) आपको केबल बनाने की आवश्यकता है: WOL के लिए 3-तार (2.54 की वेतन वृद्धि में FPGA तरफ कनेक्टर के साथ, और नेटवर्क कार्ड 2 मिमी की तरफ), PWR_BUT (2.54 की वेतन वृद्धि में 2 कनेक्टर) जोड़ने के लिए 2-तार, बिजली के लिए 2-तार (1 कनेक्टर के साथ) 2.54 कदम, और मदरबोर्ड के पावर कनेक्टर को किसी भी तरह दूसरे छोर को संलग्न करें - जीएनडी और + 5 वीएसबी तारों को)।

रुकोवा को लुढ़का दिया।
मैंने आधे घंटे में फर्मवेयर लिखा। फर्मवेयर आम है: दो बंदरगाहों और आउटपुट से पूछताछ करें, उदाहरण के लिए, तीसरे बंदरगाह के लिए एक आधा-दूसरी पल्स। मैंने पावर बटन की उछाल को ध्यान में रखा, केवल रिंग सिग्नल के सामने का पता लगाया, एक दिन तक की रेंज और अन्य छोटी चीजों के साथ एक सटीक समय जनरेटर बनाया - मुझे जितना मज़ा आ सकता था) फर्मवेयर पहले विकल्प की तुलना में बहुत भारी निकला, लेकिन फिर भी FPGA का आधा हिस्सा अभी भी स्वतंत्र बना रहा। एक सार्वभौमिक समय जनरेटर द्वारा बहुत सारे स्थान का उपभोग किया गया था, जो एक मॉड्यूल के रूप में परियोजना से जुड़ा था।
मैंने आधे घंटे में केबल भी बनाया। लेकिन मेरे पास सब कुछ था - कनेक्टर्स के साथ भाग्यशाली।
इंटरफ़ेस बोर्ड के साथ, मुझे अगली शाम को पूरी तरह से नुकसान उठाना पड़ा। मैंने एक दो तरफा ब्रेडबोर्ड मुद्रित सर्किट बोर्ड के एक टुकड़े से बोर्ड को देखा। बोर्ड को "रिग मोटर" और "लेफ्ट मोटर" कनेक्टर पर "पुल" के साथ मंगल रोवर के बोर्ड पर पहना जाता है। "रिग मोटर" WOL को दिया गया था, और मैंने इंटरफ़ेस बोर्ड पर दूसरा कनेक्टर फेंक दिया - विरोधाभास जैसा कि यह लग सकता है, लेकिन उसके व्यक्तिगत जीवन में एक महिला की अनुपस्थिति समान रूप से दिलचस्प शगल में योगदान देती है और यह ज्ञात नहीं है कि वह इस बोर्ड को और क्या करना चाहती है। चूंकि मैं सोल्डर वायरिंग के लिए बहुत आलसी था, और मेरे पास बहुत सारे सोल्डर हैं, इसलिए मैंने आवश्यक पटरियों को "विकसित" किया। यह बदसूरत निकला और सिद्धांत रूप में, मैं ऐसा करने की सलाह नहीं देता। घर पर एक डीसी-डीसी स्टेबलाइजर भी पाया गया था, लेकिन कोई ऑप्टोकॉप्लर्स नहीं थे। इसके बजाय, उसने पैड को सील कर दिया और एक हफ्ते के लिए सब कुछ छोड़ दिया गया। दो हफ्ते बाद, मैंने ऑप्टोकॉपर्स की स्थापना की और यह जांचने का फैसला किया कि यह कैसे काम करेगा।

सबसे कठिन हिस्सा एटीएक्स पावर कनेक्टर को काट रहा था। इंटरनेट पर, क्लिप को मोड़ने के लिए कनेक्टर में क्लिप को स्टेपलर (अच्छी तरह से, मेरे पास एक चिमटा नहीं है) को हटाने के लिए युक्तियों का एक समूह है। मैंने कुछ वेबसाइट पर एक वीडियो भी देखा। लेकिन मैं कनेक्टर से कनेक्टर से बाहर नहीं निकलना चाहता था। सभी प्रसिद्ध शब्दों में मदद के लिए कॉल करते हुए, मैंने लगभग दो घंटे एक सुई को तोड़ने और कुछ पेपर क्लिप को फिर से स्पोर्ट करने में बिताए। लेकिन यह सभ्य निकला)

समाधान व्यावहारिक है और आपको केस पर पावर बटन से कंप्यूटर को चालू / बंद करने और WOL कमांड जारी करके नेटवर्क पर कंप्यूटर को चालू करने की अनुमति देता है। दुर्भाग्य से, मैं नेटवर्क पर कंप्यूटर बंद नहीं कर सकता - बिजली चालू करने के बाद, नेटवर्क कार्ड रिंग सिग्नल जारी करना बंद कर देता है। इसके अलावा, आगे रचनात्मकता के लिए एक रिजर्व है! उदाहरण के लिए, आप FPGA फर्मवेयर को फिर से कर सकते हैं ताकि 20 सेकंड के भीतर आठ WOL कमांड प्राप्त करने के बाद, USB नियंत्रक को बिजली की आपूर्ति की जाएगी। USB कंट्रोलर में डाला गया USB फ्लैश ड्राइव स्वचालित रूप से वर्चुअल मशीन में लगा होगा और FTP के माध्यम से एक विशेष लॉगिन और विशेष पासवर्ड, एक फ़ोल्डर युक्त, उदाहरण के लिए, हब पर पासवर्ड वाला एक दस्तावेज उपलब्ध हो जाएगा)

यह सिस्टम यूनिट में परिणामी डिवाइस को सावधानीपूर्वक सुरक्षित करने और इसे ड्यूटी पर रखने के लिए रहता है। आदेशित बोर्ड आने पर क्या किया जाएगा। और वर्तमान एक कार अलार्म को नियंत्रित करने के लिए वापस आ जाएगी - जब आप कार में सभी चीजों को लॉक करने के लिए सुविधाजनक तैरते हैं और निर्दिष्ट समय के बाद खोलने के लिए टाइमर सेट करते हैं)))

निर्गम मूल्य:
- नेटवर्क कार्ड डी-लिंक डीजीई -528 टी = 300 आर।
- बोर्ड रोवर + प्रोग्रामर इसे (यदि आवश्यक हो) + रूसी मेल = 1000r द्वारा वितरण। + 600 रगड़। + 150r।

नीचे मैं FPGA के लिए फर्मवेयर पाठ देता हूं और, स्कीम रूप से, इंटरफ़ेस बोर्ड। VHDL में शुरुआती लोगों के लिए, मुझे लगता है कि पाठ उपयोगी होगा। टाइम जनरेटर लिखना मुश्किल नहीं है - हमने काउंटर को CLOCK में गिना - यहाँ आपके पास एक दूसरा है। पिन करते समय, पोर्ट F0 और F1 के लिए "श्मिट ट्रिगर इनपुट" सेट करना न भूलें और पुल-अप रोकनेवाला चालू करें। प्रतिरोधों के साथ इंटरफेस बोर्ड पर, ये इनपुट भी खींचे जाते हैं, लेकिन अन्य उद्देश्यों के लिए - स्थैतिक के खिलाफ सुरक्षा।

---------------------------------------------------------------------------------------------------------- -- Company: House -- Engineer: AlexanderS -- -- Create Date: 13/06/2012 -- Modification Date: --/--/---- -- Module Name: manag_pc -- Project Name: - -- Version: v.1.1 -- Description:     PWR ,  WOL    --    /  PWR SW    ---------------------------------------------------------------------------------------------------------- library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; --use IEEE.STD_LOGIC_SIGNED.ALL; use IEEE.NUMERIC_STD.ALL; --use IEEE.MATH_REAL.ALL; --library UNISIM; --use UNISIM.VComponents.ALL; entity project is GENERIC ( ----------   ---------- CLOCK : integer := 100000000 --   , [;  1000] ); Port ( ----------  ---------- led: out std_logic_vector(7 downto 0) :=(others=>'0'); f0: in std_logic_vector(9 downto 0) :=(others=>'1'); f1: in std_logic_vector(9 downto 0) :=(others=>'1'); f2: out std_logic_vector(9 downto 0) :=(others=>'0'); ----------    ---------- CLK: in std_logic :='0' --    ( CLOCK) ); end project; architecture Behavioral of project is signal df : std_logic_vector(5 downto 0) :=(others=>'0'); signal sw_lock : std_logic :='0'; signal hl : std_logic_vector(7 downto 0) :=(others=>'0'); signal PWR_BUT1, WOL1, PWRB_on, WOL, lock : std_logic :='0'; signal PWR_BUT2, WOL2 : std_logic :='1'; signal st : integer range 3 downto 0 :=0; signal sec0125, sec025, sec05, sec, sec2, min, hour, day, res_time : std_logic :='0'; signal time_s, time_m : std_logic_vector(5 downto 0) :=(others=>'0'); signal time_h : std_logic_vector(4 downto 0) :=(others=>'0'); COMPONENT gen_time is --   GENERIC ( CLOCK : integer := 100000000 ); Port ( ----------  ---------- sec0125: out std_logic :='0'; sec025: out std_logic :='0'; sec05: out std_logic :='0'; sec2: out std_logic :='0'; sec: out std_logic :='0'; time_s : out std_logic_vector(5 downto 0) :=(others=>'0'); min: out std_logic :='0'; time_m : out std_logic_vector(5 downto 0) :=(others=>'0'); hour: out std_logic :='0'; time_h : out std_logic_vector(4 downto 0) :=(others=>'0'); day: out std_logic :='0'; ----------    ---------- RES: in std_logic :='0'; CLK: in std_logic :='0' ); end COMPONENT; begin Inst_gen_time: gen_time --   GENERIC MAP( CLOCK => 100000000 ) Port MAP ( sec0125 => sec0125, sec025 => sec025, sec05 => sec05, sec => sec, sec2 => sec2, time_s => time_s, min => min, time_m => time_m, hour => hour, time_h => time_h, day => day, RES => res_time, CLK => CLK ); res_time <= '0'; ---- BEGIN  - Process(CLK) begin if (CLK'Event) and (CLK='1') then if (sw_lock = '0') then if (f0(0) = '0') or (f1(0) = '0') then sw_lock <= '1'; end if; df(0) <= not f0(0); hl(6) <= f0(0); df(1) <= not f1(0); hl(7) <= f1(0); elsif (sec0125 = '1') then sw_lock <= '0'; end if; end if; if (df(2) = '1') then f2 <= (others=>'1'); else f2 <= (others=>'0'); end if; led <= hl; end if; end process; ----- END  - --- BEGIN process(CLK) begin if (CLK'event and CLK = '1') then PWR_BUT1 <= df(0); PWR_BUT2 <= not PWR_BUT1; WOL1 <= df(1); WOL2 <= not WOL1; if ((PWR_BUT1 = '1') and (PWR_BUT2 = '1')) then --      PWRB_on <= '1'; elsif ((PWR_BUT1 = '0') and (PWR_BUT2 = '0')) then --      PWRB_on <= '0'; elsif ((WOL1 = '1') and (WOL2 = '1')) then WOL <= '1'; else WOL <= '0'; end if; --    WOL if (PWRB_on = '1') and (lock = '0') then --    df(2) <= '1'; hl(0) <= not hl(0); lock <= '1'; elsif (PWRB_on = '0') and (lock = '1') then --    df(2) <= '0'; lock <= '0'; else --   WOL case st is when 0 => if (WOL = '1') then st <= st + 1; end if; --      when 1 => df(2) <= '1'; if (sec025 = '1') then st <= st + 1; end if; when 2 => if (sec025 = '1') then st <= st + 1; end if; when 3 => hl(0) <= not hl(0); df(2) <= '0'; st <= 0; when others => null; end case; end if; end if; end process; --- END end Behavioral;

आप अभी भी FPGA के साथ बोर्ड को UPS नियंत्रण को तेज कर सकते हैं। और इसके नेटवर्क लॉन्च के साथ यह कर्तव्य कंप्यूटर अभी भी नेटवर्क को सक्षम करने की क्षमता को अनलॉक करेगा अन्य उपकरण)))

पुनश्च
एक कॉमरेड ने कहा कि उपकरण निर्माताओं से समर्थन के अभाव में, यह सब करना (WOL) बहुत मुश्किल होगा और इसे लेने का कोई मतलब नहीं है, आदि। आदि उन्होंने उसके साथ "ठीक उसी तरह" के लिए बहस की ...
खैर, किसने कहा कि हम कुछ नहीं कर सकते? :)

एक बार फिर WOL के बारे में

More articles: