"अंधेरे" सिलिकॉन के युग में जीवन। भाग २

अन्य भाग: भाग १ भाग ३ ।

यह पोस्ट "डार्क" सिलिकॉन के युग में कहानी "जीवन की एक निरंतरता " है । पिछले भाग ने बताया कि "डार्क" सिलिकॉन क्या है और यह क्यों दिखाई दिया। चार मुख्य दृष्टिकोणों में से दो जो "डार्क" सिलिकॉन के युग में माइक्रोइलेक्ट्रॉनिक को पनपने की अनुमति देते हैं, पर भी विचार किया गया था। यह उत्पादन तकनीक के क्षेत्र में नई खोजों की भूमिका के बारे में बताया गया था कि समानता के कारण ऊर्जा दक्षता कैसे बढ़ाई जाए, और यह भी क्यों कि संभावना नहीं है कि प्रोसेसर क्रिस्टल के क्षेत्र में कमी संभव है। इस बार, अगला दृष्टिकोण एजेंडा पर है।

"दिम हॉर्समैन" या ऊर्जा और तापमान प्रबंधन।

“हम सजातीय कोर के साथ चिप भरेंगे
यह बिजली के बजट को पार कर जाएगा
लेकिन हम उन्हें (स्थानिक डिमिंग) अंडरकॉक करेंगे,
या उन सभी का उपयोग केवल फटने (टेम्पोरल डिमिंग) में करें

... "मंद सिलिकॉन।"

चूंकि क्रिस्टल क्षेत्र में कमी की संभावना नहीं है, हम विचार करेंगे कि सिलिकॉन के "अंधेरे" क्षेत्रों का प्रभावी ढंग से उपयोग कैसे करें। यहां, डेवलपर्स के पास एक विकल्प है: सामान्य या विशेष उद्देश्य तर्क का उपयोग करने के लिए? इस बार हम सार्वभौमिक तर्क के एक संस्करण पर विचार करेंगे जो उस समय के केवल एक छोटे से हिस्से के काम में व्यस्त है, और जिसका उपयोग कई प्रकार के कार्यों के लिए किया जा सकता है। अधिकांश समय कम आवृत्तियों पर चलने वाले तर्क के लिए , मंद सिलिकॉन शब्द का उपयोग किया जाता है। [1]
"सुस्त" सिलिकॉन के उपयोग से जुड़े कई डिजाइन तरीकों पर विचार करें।

थ्रेशोल्ड वोल्ट प्रोसेसर के पास। हाल ही के दृष्टिकोणों में से एक थ्रेशोल्ड के पास कम वोल्टेज स्तरों पर संचालित लॉजिक का उपयोग है (नियर-थ्रेशोल्ड वोल्टेज, एनटीवी) [2]। इस मोड में काम कर रहे तर्क, हालांकि प्रदर्शन के निरपेक्ष रूप से खो रहे हैं, लेकिन प्रति यूनिट बिजली की खपत का सबसे अच्छा प्रदर्शन देता है।
पिछले भाग में, यह विचार एक तुलनित्र के उदाहरण पर विचार किया गया था। यदि हम इसके बड़े उपयोगों के बारे में बात करते हैं, तो हाल ही में SIMD प्रोसेसर के NTV कार्यान्वयन ने ध्यान आकर्षित किया है [3]। SIMD इस दृष्टिकोण के लिए समवर्ती का सबसे सफल रूप है। मल्टी-कोर [4] और x86 (IA32) [5] NTV प्रोसेसर का भी अध्ययन किया।
एनटीवी प्रोसेसर का प्रदर्शन एक ऑपरेशन में संबंधित ऊर्जा बचत की तुलना में तेजी से गिरता है। उदाहरण के लिए, बिजली की खपत में 40x की कुल कमी या प्रत्येक ऑपरेशन में 5x की कमी के साथ 8x प्रदर्शन की गिरावट। समानांतर प्रोसेसर की बड़ी संख्या का उपयोग करके प्रदर्शन के नुकसान की भरपाई की जा सकती है। लेकिन यह प्रभावी होगा, केवल सही समांतरता मानकर, जो अन्य आर्किटेक्चर की तुलना में SIMD के साथ अधिक सुसंगत है।
मूर के कानून की ओर लौटते हुए, एनटीवी एक ही बिजली की खपत को बनाए रखते हुए उत्पादकता में 5 गुना वृद्धि की पेशकश कर सकता है, लेकिन 40 गुना बड़े क्षेत्र (प्रक्रिया प्रौद्योगिकी के लगभग ग्यारह पीढ़ी) का उपयोग कर रहा है।
एनटीवी का उपयोग विभिन्न प्रकार के तकनीकी मुद्दों को बनाता है। इन समस्याओं में से एक प्रक्रिया मापदंडों में बदलाव के लिए सर्किट की संवेदनशीलता में वृद्धि है। लिथोग्राफी प्रक्रिया में टोपोलॉजी की कई परतें सिलिकॉन सतह ( डोपिंग ) पर लागू होती हैं। लेकिन परिणामस्वरूप परतों में लाइनों की मोटाई और चौड़ाई थोड़ा भिन्न हो सकती है, और इससे ट्रांजिस्टर के दहलीज वोल्टेज में फैलता है। ऑपरेटिंग वोल्टेज को कम करके, हमें आवृत्तियों का एक बड़ा प्रसार मिलता है जिस पर ट्रांजिस्टर काम कर सकते हैं। यह बहुत असुविधा पैदा करता है - आमतौर पर SIMD कसकर सिंक्रनाइज़ समानांतर ब्लॉक का उपयोग करता है, जो ऐसी परिस्थितियों में प्राप्त करना मुश्किल है।
अन्य समस्याएं हैं, उदाहरण के लिए, कम वोल्टेज पर SRAM मेमोरी बनाने की कठिनाई।

कैश में वृद्धि। अक्सर सुझाए गए विकल्प कैश के स्थान के लिए सिलिकॉन के अंधेरे क्षेत्रों का उपयोग करना है। आखिरकार, आप प्रक्रिया प्रौद्योगिकी के प्रत्येक पीढ़ी के लिए 1.4-2x की गति से कैश की वृद्धि की आसानी से कल्पना कर सकते हैं। लगातार कैश मिस के साथ कार्यों के लिए एक बड़ा कैश प्रदर्शन और अर्थव्यवस्था दोनों में सुधार कर सकता है - चिप के बाहर मेमोरी तक पहुंचने के लिए बहुत अधिक ऊर्जा की आवश्यकता होती है। कैश की आवृत्ति मुख्य रूप से कैश को बढ़ाने की क्षमता को निर्धारित करती है। एक हालिया अध्ययन के अनुसार, इष्टतम कैश आकार उस बिंदु से निर्धारित होता है जहां सिस्टम प्रदर्शन बैंडविड्थ द्वारा सीमित नहीं है और बिजली की खपत से सीमित हो जाता है। [6]

विभिन्न बाधाओं के तहत प्रदर्शन बनाम कैश आकार

हालांकि, गैर-चिप मेमोरी इंटरफेस अधिक ऊर्जा कुशल होते जा रहे हैं, और 3 डी मेमोरी इंटीग्रेशन इसे एक्सेस कर रहा है। यह बड़े कैश आकार से भविष्य के लाभ को कम करने की संभावना है।

मोटे-दानेदार सुलह योग्य एरे। पुन: प्राप्य तर्क का उपयोग करना कोई नया विचार नहीं है। लेकिन बिट स्तर पर इसका उपयोग, जैसा कि एफपीजीए में होता है, उच्च ओवरहेड बिजली की खपत से जुड़ा है। सबसे आशाजनक विकल्प मोटे-अनाज वाले पुन: उपयोग करने योग्य सरणियों (मोटे-अनाज वाले पुन: उपयोग करने योग्य सरणियों, सीजीआरए) का उपयोग होता है। इस तरह के सरणियों को पूरे शब्द पर एक ऑपरेशन करने के लिए कॉन्फ़िगर किया गया है। गणना के प्राकृतिक क्रम के अनुरूप क्रम में तर्क तत्वों को रखने के लिए विचार है, जो सिग्नल कनेक्शन की लंबाई और संचार लाइनों के कई गुणा के साथ जुड़े लागत को कम करने की अनुमति देता है। [[] इसके अलावा, सीजीआरए शुल्क चक्र बहुत छोटा है, ज्यादातर समय इसका तर्क निष्क्रिय होता है, जो इसे "सुस्त" तर्क के रूप में उपयोग करने के लिए आकर्षक बनाता है।
सीजीआरए के क्षेत्र में अनुसंधान पहले किए गए हैं, अब वे अंधेरे सिलिकॉन के युग में जारी हैं। प्रौद्योगिकी की व्यावसायिक सफलता बहुत सीमित थी, लेकिन नए मुद्दे अक्सर हमें पुराने विचारों पर नए सिरे से विचार करने के लिए मजबूर करते हैं। :)

प्रोसेसर के हिस्से के रूप में पुन: उपयोग करने योग्य सरणियों का उपयोग करना

कम्प्यूटेशनल स्प्रिंटिंग और टर्बो बूस्ट। ऊपर वर्णित दृष्टिकोण सिलिकॉन के स्थानिक डिमिंग का उपयोग करते हैं, जब तर्क के कुछ क्षेत्र को डिज़ाइन किया जाता है ताकि यह हमेशा बहुत कम आवृत्तियों पर काम करे या अधिकांश भाग बेकार हो। लेकिन सिलिकॉन के अस्थायी डिमिंग के आधार पर कई तरीके हैं। उदाहरण के लिए, एक प्रोसेसर एक छोटा (<1 मिनट) प्रदान कर सकता है, लेकिन घड़ी की गति को बढ़ाकर प्रदर्शन में पर्याप्त वृद्धि। इसी समय, थर्मल बजट (~ 1.2-1.3 TDP) अस्थायी रूप से पार हो जाता है, लेकिन गणना तापमान वृद्धि के खिलाफ साधन के रूप में चिप और रेडिएटर की थर्मल क्षमता पर की जाती है। कुछ समय बाद, आवृत्ति अपने मूल मूल्य पर लौट आती है, जिससे रेडिएटर ठंडा हो जाता है। टर्बो बूस्ट तकनीक [8] बिल्कुल सही समय पर उत्पादकता बढ़ाने के लिए इस दृष्टिकोण का उपयोग करता है।
कम्प्यूटेशनल स्प्रिंटिंग, और इसके साथ टर्बो बूस्ट 2.0 संस्करण, मूल विचार की तुलना में एक कदम आगे ले जाता है, जिससे आपको बहुत बड़ा (~ 10x) प्रदर्शन बढ़ाने की अनुमति मिलती है, लेकिन केवल एक विभाजन सेकंड के लिए।



और अब थोड़ा अभ्यास, ताकि निराधार न हो । इन और अन्य तरीकों का उपयोग करके आधुनिक प्रोसेसर में क्या हासिल किया जा सकता है। प्रभावी रूप से स्थानिक और लौकिक दोनों प्रकार के तरीकों का उपयोग करते हुए, ऊर्जा की खपत लोड के आधार पर 50 गुना से अधिक भिन्न हो सकती है।


विभिन्न पावर कॉन्फ़िगरेशन में प्रोसेसर की अवरक्त छवियां

हालांकि, यह प्रदान करने वाला सिस्टम बहुत, बहुत जटिल है। संबंधित डिजाइन समाधानों के अलावा, माइक्रोप्रोसेसर में बहुत अधिक तापमान संवेदक होते हैं (आंकड़े के दाईं ओर लाल डॉट्स)। उदाहरण के लिए, सैंडी ब्रिज में, प्रत्येक प्रोसेसर कोर के लिए 12 सेंसर हैं, और उनमें से काफी संख्या प्रोसेसर कोर के बाहर स्थित है। इसके अलावा, प्रोसेसर में एक विशेष इकाई (पीसीयू - पैकेज कंट्रोल यूनिट) शामिल है, जो फर्मवेयर चलाता है जो बिजली की खपत को नियंत्रित करता है। इसी समय, तापमान सेंसर का उपयोग न केवल तापमान नियंत्रण के लिए किया जाता है, बल्कि उदाहरण के लिए, रिसाव धाराओं का अनुमान लगाने के लिए, और पीसीयू में बाहरी दुनिया के साथ संवाद करने के लिए एक इंटरफ़ेस है, जो ऑपरेटिंग सिस्टम और उपयोगकर्ता अनुप्रयोगों को डेटा की निगरानी करने और ऊर्जा खपत का प्रबंधन करने की अनुमति देता है।


इसके अलावा दिलचस्प मल्टी-कोर प्रोसेसर की निम्नलिखित विशेषता है। प्रकाश भार में, अनावश्यक प्रोसेसर कोर ऊर्जा को बचाने के लिए बंद किया जा सकता है। लेकिन Uncore (प्रोसेसर का वह भाग जिसमें प्रोसेसर कोर शामिल नहीं है - संचार कारखाना, साझा कैश, मेमोरी कंट्रोलर आदि) को अक्षम नहीं किया जा सकता, क्योंकि इससे प्रोसेसर पूरी तरह से बंद हो जाएगा। इसी समय, Uncore की बिजली की खपत कई प्रोसेसर कोर की बिजली की खपत के बराबर है।


अनकोर

Uncore घड़ी की गति को नियंत्रित करके वांछित ऊर्जा बचत प्राप्त की जा सकती है। जब आवृत्ति आवश्यकता से अधिक होती है (बिंदु 1), तो अनकोर प्रदर्शन की आवश्यकताएं पूरी तरह से पूरी हो जाती हैं, लेकिन ऊर्जा बर्बाद हो जाती है और प्रदर्शन को त्याग दिए बिना आवृत्ति को कम किया जा सकता है। मामले में जब आवृत्ति आवश्यक (बिंदु 2) से कम होती है, तो प्रदर्शन पीड़ित होता है और आवृत्ति बढ़ाई जानी चाहिए। हमारा लक्ष्य वर्तमान लोड (बिंदु 3) के लिए इष्टतम बिंदु ढूंढना है और इसे बनाए रखना है। यह आसान नहीं है, क्योंकि कुशल संचालन के लिए, प्रदर्शन आवश्यकताओं की भविष्यवाणी की जानी चाहिए और घड़ी की आवृत्ति पहले से बदल गई है।


अलग-अलग लोड पर घड़ी की गति से प्रदर्शन को कम करता है


विभिन्न कार्यों के लिए प्रदर्शन और ऊर्जा बचत का नुकसान

विभिन्न Uncore आवृत्ति नियंत्रण एल्गोरिदम, उदाहरण के लिए, क्रमशः 3.5% प्रदर्शन के कारण केवल 0.6%, या 73% बचत खो कर 31% ऊर्जा बचत प्राप्त कर सकते हैं।

जारी रखा जाए ।

सूत्रों का कहना है

1. डब्ल्यू। हुआंग, के। राजमणि, एम। स्टेन और के। स्काडरन। "डिजाइन की कमी के साथ स्केलिंग: बड़े चिप्स के भविष्य की भविष्यवाणी करना।" IEEE माइक्रो, जुलाई-अगस्त।
2. आर Dreslinski एट अल, "निकट-दहलीज कंप्यूटिंग: ऊर्जा कुशल एकीकृत सर्किट के माध्यम से मूर के कानून को पुनः प्राप्त करना।" IEEE की कार्यवाही, फरवरी 2010।
3. हंस, अग्रवाल, एंडर्स एट अल। "22nm cmos में 2-आयामी फेरबदल के साथ एक 280mv-to-1.2v 256b का पुन: योग करने योग्य simd वेक्टर क्रमांकन इंजन।" ISSCC, फरवरी 2012 में।
4. डी। फिक एट अल। "सेंटिप 3 डी: 64 बांह कॉर्टेक्स-एम 3 कोर के साथ 3930 डीएमपी / डब्ल्यू विन्यास योग्य थ्रेशोल्ड 3 डी स्टैक्ड सिस्टम।" आईएसएससीसी, फरवरी 2012 में।
5. जैन, खरे, यदा एट अल। "32nm cmos में 280mv-to-1.2v वाइड-ऑपरेटिंग-रेंज ia-32 प्रोसेसर।" ISSCC, फरवरी 2012 में।
6. एन। हार्डवेलस्लेट अल। "सर्वरों में डार्क सिलिकॉन की ओर।" IEEE माइक्रो, 2011।
7. वी। गोविंदराजू, सी.एच. हो, और के। संकरलिंगम। "ऊर्जा कुशल कंप्यूटिंग के लिए डायनामिक विशेष रूप से डेटापैथ्स।" एचपीसीए, 2011 में।
8. ई। रोटेम। "दूसरी पीढ़ी के इंटेल कोर माइक्रोआर्किटेक्चर की ऊर्जा प्रबंधन वास्तुकला, पूर्व में कोडित रेतीले पुल।" प्रोसीडिंग्स ऑफ हॉटचिप्स, 2011 में।