सीपीयू अनुसंधान और इसके कार्यात्मक सिमुलेशन

संभवतः प्रत्येक ASM / C / C ++ प्रोग्रामर ने एक बार अपने स्वयं के ऑपरेटिंग सिस्टम को लिखने के बारे में सोचा था।

और शायद FPGAs के लिए Verilog / VHDL के हर डेवलपर ने कभी अपना खुद का प्रोसेसर बनाने के बारे में सोचा।

वास्तव में आज कम या ज्यादा पारंपरिक प्रोसेसर को लागू करना एक बहुत बड़ी समस्या नहीं है। प्रोसेसर के संचालन के सिद्धांत कई पुस्तकों और लेखों में वर्णित हैं। इसके अलावा, एक खुली वास्तुकला के साथ कई प्रोसेसर हैं जैसे कि ओपनआरआईएससी या ओपनएसपीएआरसी और कई अन्य। आपकी बाइक को फिर से स्थापित करने से पहले उन्हें अच्छी तरह से माना जा सकता है।

मैंने एआरएम संगत एएमबीईआर प्रोसेसर का अध्ययन करने का निर्णय लिया। इसका सोर्स कोड http://opencores.org है ।

सबसे पहले, यह ध्यान दिया जाना चाहिए कि opencores से एएमबीईआर परियोजना का स्रोत कोड नवीनतम प्रोसेसर का वर्णन नहीं करता है। यह सिर्फ ARM v2a है। यह सब इस तथ्य के कारण है कि पुराने प्रोसेसर और उनकी अनुदेश प्रणाली पेटेंट है, लेकिन v2a नहीं है। फिर भी, मैंने इस प्रोसेसर को अपने प्रयोगों के लिए चुनने का फैसला किया क्योंकि:

• आखिरकार, यह एआरएम है - फोन, टैबलेट और सभी प्रकार के एम्बेडेड सिस्टम में सबसे लोकप्रिय प्रोसेसर में से एक। एआरएम कमांड सिस्टम सीखना व्यर्थ नहीं है।
• प्रोसेसर का स्रोत कोड वेरिलोग में लिखा गया है - मुझे यह भाषा पता है।
• एएमबीईआर चिप सिस्टम डेवलपर अपने विधानसभा के लिए लिनक्स कर्नेल पैच प्रदान करता है और काफी विस्तृत निर्देश लगता है।

यह मुझे लगता है कि एक "नया" प्रोसेसर बनाना अपने आप में संभव है, लेकिन यह एक संकलक और ओएस के बिना मूल्य नहीं है। प्रत्येक डेवलपर जो अपना प्रोसेसर बनाना शुरू करना चाहता है, उसे इसके बारे में सोचना चाहिए। AMBER चिप सिस्टम मन के लिए भोजन प्रदान करता है - इसमें ARM v2a प्रोसेसर है, और GCC संकलक लिनक्स है।

इस तथ्य के बावजूद कि सिस्टम का स्रोत कोड खुला है, बहुत काम करना पड़ा। मूल AMBER प्रोजेक्ट Xilinx FPGA के साथ डिबग बोर्ड पर चलाया गया था। मैं अल्टरना FPGA के साथ इस परियोजना को पूरी तरह से अलग बोर्ड में पोर्ट करने जा रहा था।

मैं एएमबीईआर परियोजना को मंगल रोवर 2 बोर्ड में पोर्ट कर रहा हूं:



यह बोर्ड एक चक्रवात III EP3C10E144C8 FPGA (10 हजार तर्क तत्व), 8Mb SDRAM मेमोरी चिप, एक FTDI FT2232H- आधारित आंतरिक प्रोग्रामर, एक ADC चिप, बटन, एल ई डी, और एक वीजीए कनेक्टर से लैस है। काफी बजट शुल्क।

FTDI चिप बोर्ड को एक USB इंटरफ़ेस देता है। FT2232H चिप में दो चैनल हैं जिन्हें विभिन्न ऑपरेटिंग मोड में प्रोग्राम किया जा सकता है। यह बोर्ड मानता है कि एफटीडीआई चिप के चैनल ए को जेटीएजी के माध्यम से एफपीजीए के कार्यक्रम के लिए इस्तेमाल किया जाएगा, और चैनल बी को उच्च गति वाले सीरियल पोर्ट (921600 बीपीएस) के रूप में उपयोग किया जाएगा। दोनों चैनल एक दूसरे से स्वतंत्र रूप से संचालित होते हैं। इस प्रकार, FPGA सीरियल पोर्ट के माध्यम से डेटा प्राप्त या संचारित कर सकता है, और इस बीच, आंतरिक FPGA संकेतों को JTAG के माध्यम से Altera SignalTap टूल के साथ अध्ययन किया जा सकता है। यह काफी सुविधाजनक है - सभी एक ही यूएसबी केबल के माध्यम से - और बोर्ड पावर, और डेटा ट्रांसफर, और प्रोजेक्ट को लोड / डीबग करना।

दुर्भाग्य से, एएमबीईआर परियोजना को मंगल रोवर 2 बोर्ड में पोर्ट करना बहुत आसान नहीं था और इसके लिए बहुत प्रयास की आवश्यकता थी। कुछ समस्याएं पूर्वानुमेय और समझने योग्य थीं, जैसे कि तथ्य यह है कि परियोजना को एलीलाना घटकों के साथ कैश या बूट्राम के लिए एक्सलिनक्स डीएलएल घटकों और मेमोरी ब्लॉकों को बदलने की आवश्यकता थी। या यहां एक और स्पष्ट कार्य है - नियंत्रक के डीडीआर घटक के बजाय एसडीआरएएम मॉड्यूल का उपयोग करना। मैं एक ही opencores से विशबोन बस संगत खुला स्रोत SDRAM नियंत्रक का इस्तेमाल किया। मार्स रोवर 2 बोर्ड के सर्किट के अनुसार FPGA पिन को इनपुट / आउटपुट सिग्नल के नए असाइनमेंट बनाना भी आवश्यक था।

जिन अन्य समस्याओं का समाधान किया जाना था, वे बिल्कुल तुच्छ नहीं थीं।

उदाहरण के लिए, यह पता चला कि वेरिलॉग भाषा के कुछ निर्माणों की व्याख्या अल्टेरिआ क्वार्टस II संकलक द्वारा की जाती है, जो कि बिलिनक्स कंपाइलर से कुछ अलग है। इसके अलावा, परियोजना के कार्यात्मक अनुकरण के लिए मैंने इकारस वेरिलॉग का उपयोग किया था और ऐसा लगता है कि यह वेरिलोग को उसी तरह से व्यवहार करता है जैसे कि एक्सलिनक्स, और एल्टर की तरह नहीं। यह थोड़ा निराश करने वाला है, लेकिन अंत में, मैं इकारस प्रोसेसर के वेरबॉग सोर्स कोड में समस्याओं की पहचान करने और उन्हें ठीक करने में सक्षम था, जो कि इकारस और सर्किट-इन डीबगिंग के बाद एल्टरा सिग्नलटैप का अनुकरण कर रहा था।

अगली कठिनाई लिनक्स कर्नेल के साथ थी, जिसे मैंने बोर्ड पर चलाने के लिए संकलित किया था। यहाँ मुझे समस्याओं की बिल्कुल भी उम्मीद नहीं थी, क्योंकि AMBER Santifort Conor सिस्टम के लेखक ने अपने निर्देशों में बताया कि कर्नेल को कैसे इकट्ठा किया जाए और इसे कैसे शुरू किया जाए। मुझे नहीं पता कि क्यों, लेकिन उनका निर्देश काम नहीं आया। मुझे पैच और कर्नेल संकलन त्रुटियों को लागू करने की समस्या का भी सामना करना पड़ा, जिसे रास्ते में हल करना पड़ा। कर्नेल कॉन्फ़िगरेशन फ़ाइलों में परिवर्तन करने के लिए, कर्नेल में स्वयं परिवर्तन करना भी आवश्यक था।

फिर भी, परिणाम पहले से ही है। यह हार्डवेयर में कैसे काम करता है:



TeraTerm टर्मिनल प्रोग्राम के साथ, मैं बोर्ड से संबंधित COM पोर्ट को खोलता हूं और Altera Quartus II प्रोग्रामर के एक अन्य प्रोग्राम से मैं HW सिस्टम की छवि को FPGA में लोड करता हूं। प्रोसेसर बूटराम FPGA से शुरू होता है और टर्मिनल कंसोल में एक इंटरैक्टिव "मॉनिटर" दिखाई देता है। इसके साथ, आप मेमोरी सेल्स को पढ़ या लिख ​​सकते हैं, साथ ही एक्सएमओडीईएम प्रोटोकॉल का उपयोग करके उसी सीरियल पोर्ट के माध्यम से बोर्ड की रैम में कंप्यूटर से किसी भी फाइल को लोड कर सकते हैं।

इसलिए, मैं initrd को 0x700000 पर लोड करता हूं और लिनक्स कर्नेल को 0x80000 पर लोड करता हूं । मॉनिटर कंसोल से " j 80000 " कमांड कर्नेल शुरू करता है और आप देख सकते हैं कि यह कैसे शुरू होता है:



पूर्ण कंसोल आउटपुट इस तरह दिखता है:

Linux version 2.4.27-vrs1 (nick@ubuntu) (gcc version 4.5.2 (Sourcery G++ Lite 2011.03-46) ) #1 Tue Jan 22 23:48:37 PST 2013 CPU: Amber 2 revision 0 Machine: Amber-FPGA-System On node 0 totalpages: 256 zone(0): 256 pages. zone(1): 0 pages. zone(2): 0 pages. Kernel command line: console=ttyAM0 mem=8M root=/dev/ram 19.91 BogoMIPS (preset value used) Memory: 8MB = 8MB total Memory: 6304KB available (783K code, 222K data, 64K init) Dentry cache hash table entries: 4096 (order: 0, 32768 bytes) Inode cache hash table entries: 4096 (order: 0, 32768 bytes) Mount cache hash table entries: 4096 (order: 0, 32768 bytes) Buffer cache hash table entries: 8192 (order: 0, 32768 bytes) Page-cache hash table entries: 8192 (order: 0, 32768 bytes) POSIX conformance testing by UNIFIX Linux NET4.0 for Linux 2.4 Based upon Swansea University Computer Society NET3.039 Initializing RT netlink socket Starting kswapd ttyAM0 at MMIO 0x16000000 (irq = 1) is a WSBN pty: 256 Unix98 ptys configured Serial driver version 5.05c (2001-07-08) with no serial options enabled ttyS00 at 0x03f8 (irq = 10) is a 16450 ttyS01 at 0x02f8 (irq = 10) is a 16450 RAMDISK driver initialized: 16 RAM disks of 208K size 1024 blocksize NET4: Linux TCP/IP 1.0 for NET4.0 IP Protocols: ICMP, UDP, TCP IP: routing cache hash table of 4096 buckets, 32Kbytes TCP: Hash tables configured (established 4096 bind 8192) NET4: Unix domain sockets 1.0/SMP for Linux NET4.0. RAMDISK: ext2 filesystem found at block 0 RAMDISK: Loading 200 blocks [1 disk] into ram disk... done. Freeing initrd memory: 208K VFS: Mounted root (ext2 filesystem) readonly. Freeing init memory: 64K BINFMT_FLAT: Loading file: /sbin/init Mapping is 2b0000, Entry point is 8068, data_start is 8e4c Load /sbin/init: TEXT=2b0040-2b8e4c DATA=2b8e50-2b8e83 BSS=2b8e83-2b8e88 start_thread(regs=0x21f9fa4, entry=0x2b8068, start_stack=0x2affb4) Hello, World! Hello, Marsohod! 

शायद सबसे दिलचस्प हिस्सा तब शुरू होता है जब आप प्रोसेसर का कार्यात्मक अनुकरण करते हैं। यह "गहरी खुदाई" करने के लिए संभव बनाता है, यह पता लगाने के लिए कि जब आप किसी प्रकार के माइक्रोकंट्रोलर या रास्पबेरीपीआई के लिए प्रोग्राम लिखते या उपलब्ध नहीं हैं, तो क्या उपलब्ध है। प्रोसेसर का सिमुलेशन आपको प्रोसेसर या पूरे सिस्टम के किसी भी सिग्नल पर विस्तार से विचार करने की अनुमति देता है।

सिमुलेशन एक परीक्षण बेंच का उपयोग करके किया जाता है। टेस्टबेंच वही वेरिलॉग प्रोग्राम है, लेकिन यह पहले से ही पूरे सिस्टम का वर्णन करता है।

उदाहरण के लिए, मंगल रोवर 2 बोर्ड के लिए एक एएमबीईआर प्रणाली को पोर्ट किया गया है। यह वह परियोजना है जिसे मैं एल्टर क्वार्टस II के साथ संकलित करता हूं और फिर परिणामी छवि को FPGA पर अपलोड करता हूं। एसओसी एएमबीईआर शीर्ष-स्तरीय मॉड्यूल में 100 मेगाहर्ट्ज की एक घड़ी आवृत्ति का इनपुट सिग्नल होता है, एक सीरियल पोर्ट TX ​​/ RX के इनपुट और आउटपुट, साथ ही साथ एक एसडीआरएएम मेमोरी चिप के सिग्नल भी होते हैं।

यदि हम इस प्रणाली के लिए एक टेस्टबेंच लिखते हैं, तो इसके पास पहले से न तो इनपुट होना चाहिए और न ही आउटपुट - अब यह पहले से ही उच्चतम स्तर का एक मॉड्यूल होगा - इसके घटकों के साथ एक पीसीबी सिम्युलेटर। Testbench को बोर्ड के क्रिस्टल थरथरानवाला, एक बाहरी सीरियल पोर्ट ट्रांसीवर (संभवतः पोर्ट के माध्यम से कमांड भेजना) का अनुकरण करना चाहिए, साथ ही साथ SDRAM चिप का अनुकरण करना चाहिए। मेमोरी चिप्स के मॉडल उनके निर्माताओं से प्राप्त किए जा सकते हैं। कम से कम माइक्रोन अपने मेमोरी चिप्स के वेरिलॉग मॉडल को मुफ्त एक्सेस के लिए बिछा रहा है, जहां मैंने इसे (MT48LC4M16A2 चिप मॉडल) लिया और लिया।

वेरिलोग सिम्युलेटर में एक टेस्टबेंच चलाने से आपको सभी सिस्टम सिग्नल को पूरी तरह से ट्रेस करने का अवसर मिलता है। यह आसान नहीं हो सकता है और इसमें काफी समय लग सकता है। लेकिन यह एक बहुत शक्तिशाली उपकरण है।

उदाहरण के लिए, सिम्युलेटर में आप प्रोसेसर निर्देशों के निष्पादन चक्र, रजिस्टरों की सामग्री, सेवा संकेतों को देख सकते हैं:



आप प्रोसेसर पाइपलाइन पर भी विचार कर सकते हैं, कैश या बाहरी मेमोरी तक पहुंचने के चक्रों को देख सकते हैं, आप वास्तव में प्रोसेसर के अवरोधों की प्रतिक्रिया को माप सकते हैं और देख सकते हैं।

सामान्य तौर पर, आप लिनक्स कर्नेल के लॉन्च और निष्पादन को एक टेस्टबेंच में पूरी तरह से अनुकरण कर सकते हैं।
मैंने कमांड लाइन कंसोल में इकारस वेरिलॉग का उपयोग करके ऐसा किया:



सच है, इस स्क्रीनशॉट में, सिमुलेशन बहुत शुरुआत में बाधित हुआ था - एक पूर्ण सिमुलेशन लगभग एक घंटे या उससे अधिक समय तक रहता है, और फिर यदि आप सभी संकेतों को वीसीडी फ़ाइल में डंप नहीं करते हैं। और हां, सब कुछ संभव है।

मैं भी अपना खुद का प्रोसेसर बनाने का सपना देखता हूं। मुझे लगता है कि यह अनुभव मेरे लिए उपयोगी होगा ...

उपयोगी लिंक:
1) http://opencores.org पर AMBER चिप पर सिस्टम का प्रारंभिक डिज़ाइन
2) गीथहब (मेरी पोर्टिंग) पर अल्टर साइक्लोन III FPGAs के लिए एएमबीईआर परियोजना के स्रोत । स्रोत कोड में चिप पर सभी सिस्टम कोड होते हैं, साथ ही लिनक्स कर्नेल के लिए टेस्टबेंच और पैच भी होते हैं। परिणाम को पूरी तरह से पुन: पेश करने के लिए आवश्यक सभी।
3) पोर्टिंग के पूरे इतिहास का विस्तार से वर्णन यहाँ किया गया है ।
4) विवरण और सर्किट बोर्ड मंगल रोवर 2 ।