तीन आयामी एकीकरण: कठिनाइयों क्या हैं?

दाईं ओर केडीपीवी - एक लघु कैमरा (62.5 हजार पिक्सल), जिसे टीएसवी के माध्यम से ऑप्टिकल सेंसर से कनेक्ट करके संभव बनाया गया है

पिछली पोस्ट में , मैंने इस बारे में बात की थी कि त्रि-आयामी एकीकरण क्या है और तीसरे आयाम में विकास के कारण यह तकनीक सिलिकॉन इलेक्ट्रॉनिक्स के जीवन का विस्तार कैसे कर सकती है। इस बार मैं उन समस्याओं का वर्णन करने की कोशिश करूंगा, जो मुझे इस तकनीक के बारे में पता हैं, जिसके कारण अब और अगले कुछ वर्षों में, "मल्टी-स्टोरी" माइक्रोप्रोसेसरों और मेमोरी की एक नई पीढ़ी दुकानों में दिखाई नहीं देगी। हमेशा प्रशंसा की तुलना में यथोचित आलोचना करना आसान होता है :)। इसलिए ...

शुरुआत के लिए, एक सिलिकॉन वेफर में छेद बनाने के बारे में। लिथोग्राफी के लिए प्रयुक्त सिलिकॉन वेफर्स की मोटाई ~ 20 से ~ 800 माइक्रोन तक भिन्न होती है। इस मामले में, निचली परत आमतौर पर श्रेणी> 250 माइक्रोन, और बाकी की श्रेणी <60 माइक्रोन में होती है। यांत्रिक शक्ति सहित कई कारण हैं। तो, तीव्र समस्या यह है कि एक सिलिकॉन परत में बहुत से स्वच्छ छेद कैसे बनाए जाएं, यहां तक ​​कि 20 माइक्रोन मोटी भी, और एक ही समय में वेफर को नुकसान न पहुंचाएं (यह पहले से ही है या इसमें ट्रांजिस्टर छोटे परिमाण के तीन आदेश होंगे)। छेद बनाने के लिए कई प्रौद्योगिकियां हैं, और पारंपरिक रूप से सटीकता और गति के बीच एक विकल्प है, जिसका अर्थ है कीमत। मैं कुछ छवियां दूंगा।

लेजर पल्स (40ns, 100KHz) छेद (9400 PC./19 मिनट)


लेजर द्वारा काटे गए छिद्रों के रासायनिक नक़्क़ाशी के परिणाम (20 मिनट / प्लेट)

अगला कदम छेद चढ़ाना है । यहाँ भी, उनकी कई समस्याएं हैं।
सबसे पहले, टीएसवी और ट्रांजिस्टर के आयाम परिमाण के 2-3 आदेशों से भिन्न होते हैं, इसलिए, यदि आप उसी तरह से धातु की इतनी मात्रा को छेद में स्थानांतरित करने का प्रयास करते हैं, तो इसमें लंबा समय लगेगा। बल्कि, लंबी और महंगी है।
दूसरा, इस तथ्य के कारण कि धातु को एक सपाट सतह पर नहीं लगाया जाना चाहिए, लेकिन छेद की आंतरिक दीवारों पर, छेद "बढ़ने" के लिए होते हैं। यही है, धातु पूरी तरह से अपनी दीवारों को कवर किए बिना और प्रवाहकीय कनेक्शन के माध्यम से बनाए बिना, इनलेट को पूरी तरह से बंद कर देता है। इस समस्या को हल करने के लिए, अतिरिक्त प्रयास करने होंगे।
दिलचस्प दृष्टिकोण हैं, जैसे कि छेद में "पिनिंग" एक धातु पिन, स्पष्ट समस्याओं के साथ, संचालन की सटीकता की श्रेणी और प्लेट की सुरक्षा दोनों से।

अगले ऊपर TSV (ऊर्ध्वाधर जोड़ों) का उपयोग करके सिलिकॉन वेफर्स के ढेर को इकट्ठा करने की समस्याएं हैं। 3 डी एकीकरण मुख्य रूप से बड़े उपकरणों के लिए महत्वपूर्ण है, जैसा कि एक एकल दोष द्वारा अस्वीकार किए गए सिलिकॉन वेफर के क्षेत्र को कम करके उनकी लागत को बहुत कम कर सकता है। लेकिन इसके बजाय, समस्या बदल रही है: अब जब एक प्लेट को दूसरे पर रखना है, तो आपको सैकड़ों और हजारों टीएसवी संपर्कों को एक-दूसरे से कनेक्ट करने की आवश्यकता है। और यह पहली बार करने के लिए, कोई दूसरा प्रयास नहीं होगा। इकाइयों या दसियों माइक्रोन के आदेश के टीएसवी आकार के साथ इसी तरह के अभ्यास सटीक यांत्रिकी के क्षेत्र में झूठ बोलते हैं, जिसकी अपनी सीमाएं हैं। और त्रुटि की कीमत प्लेटों के पूरे ढेर की शादी है। इससे कीमत पर सकारात्मक असर नहीं पड़ेगा।
इसी समय, विकास के दौरान टीएसवी के आसपास ट्रांजिस्टर से मुक्त कुछ "बहिष्करण क्षेत्र" छोड़ना आवश्यक है। अन्यथा, जोखिम बहुत अधिक है कि, छेद को काटने या प्लेटों के ढेर को इकट्ठा करने की प्रक्रिया में, इस क्षेत्र में तर्क क्षतिग्रस्त हो जाएगा। एक तरफ, यह कब्जे वाले क्षेत्र को बढ़ाता है, और दूसरी तरफ, डिजाइन प्रक्रिया के दौरान ऐसी चीजों को ध्यान में रखना आवश्यक है।
ऐसे उत्पाद की यांत्रिक शक्ति एक अलग समस्या है। अपने आप में छिद्रों के माध्यम से उपस्थिति प्लेटों की ताकत कम कर देती है। इसके अलावा, लोड संतुलन के कारणों के लिए, छेद समान रूप से दूरी पर रखना बेहतर होगा। इसके अलावा, सिलिकॉन वेफर्स के ऐसे "सैंडविच" में असमान थर्मल विस्तार विशेषताएं होंगी। ऑपरेटिंग तापमान में अंतर के साथ, यह TSV कनेक्शन बिंदुओं पर एक महत्वपूर्ण बल बनाता है और स्टैक का विनाश हो सकता है।

लेकिन मुख्य समस्या, निश्चित रूप से, तापमान शासन को बनाए रखना है । 80 डिग्री से नीचे का तापमान सुनिश्चित करने के लिए, आपको विभिन्न चालों में जाना होगा। उदाहरण के लिए, आईबीएम विशेषज्ञ उच्च तापीय चालकता के साथ वेफर्स के साथ सिलिकॉन वेफर्स को बारी-बारी से सुझाव देते हैं, एक प्रकार का "मर्मज्ञ रेडिएटर" बनाते हैं जो सतह को छूने की तुलना में अधिक कुशलता से गर्मी निकालता है।
सिद्धांत रूप में, 3 डी एकीकरण का उपयोग करके कितनी प्लेटों को जोड़ा जा सकता है, इस पर कोई प्रतिबंध नहीं है। लेकिन, यहां तक ​​कि स्मृति के लिए, जहां गर्मी लंपटता के साथ समस्या इतनी तीव्र नहीं है, भविष्य के लिए योजनाएं आठ परतों तक सीमित हैं।
तापमान की स्थिति भी यही कारण है कि 3 डी-एकीकरण प्रौद्योगिकी इंटेल के हितों से बाहर थी, इस तथ्य के बावजूद कि उद्योग में कई अन्य कंपनियों ने सक्रिय रूप से विकसित किया और इसका उपयोग करने की कोशिश की। अपेक्षाकृत हाल तक, मोबाइल डिवाइस बाजार प्राथमिकता नहीं था, और सभी प्रयास डेस्कटॉप और सर्वर प्रोसेसर बनाने के उद्देश्य से थे। साथ ही, ऊर्जा की खपत को कम करने के बजाय उत्पादकता को बढ़ाना मुख्य लक्ष्य था। एक ही इटेनियम जैसे बड़े चिप्स में 3 डी-इंटीग्रेशन लागू करके सबसे बड़ा लाभ प्राप्त किया जा सकता है। लेकिन तापमान की समस्याएं इसके साथ सक्रिय रूप से हस्तक्षेप करती हैं।

कुछ मामलों में एक दिलचस्प समस्या ऐसे उपकरणों का परीक्षण और डिबगिंग हो सकती है। प्लेटों में विभाजित करने की कल्पना करें "प्रोसेसर अलग से, मेमोरी अलग से" नहीं, लेकिन कुछ और दिलचस्प है, जहां प्रत्येक प्लेट एक पूर्ण विकसित डिवाइस नहीं है और दूसरों से अलग काम नहीं करता है। ऐसी स्थिति में, सवाल उठता है कि स्टैकिंग से पहले प्रत्येक प्लेट के संचालन की जांच कैसे करें? यदि इस तरह के परीक्षण को छोड़ दिया जाता है, तो प्लेट कनेक्शन की त्रुटियों के कारण अंतिम डिवाइस काम नहीं करेगा, इस संभावना को जोड़ देगा कि प्लेटों में से एक कार्य नहीं करेगा।

खैर, आखिरी, क्रम में, और महत्व में नहीं। 3 डी एकीकरण का उपयोग करने वाले उपकरणों के विकास के लिए डिज़ाइन ऑटोमेशन टूल्स द्वारा उचित समर्थन की आवश्यकता होती है। कई कंपनियां लंबे समय से इसके लिए सर्तक हैं, विशेष रूप से, इस दिशा में सिनोप्सिस कम से कम 2009 से काम कर रही है। लेकिन यह एक लंबी प्रक्रिया है। यहां प्रयास डेवलपर के घंटों तक सीमित नहीं हैं, और बहुत कुछ किया जाना बाकी है।

इस पर मैं समाप्त कर दूंगा। बड़ी संख्या में अधिक विशिष्ट समस्याएं शायद ही आम जनता के लिए रुचि की हों। और उपरोक्त समझने के लिए पर्याप्त होना चाहिए कि 3 डी एकीकरण एक "चांदी की गोली" नहीं है और इसके रास्ते में कई समस्याएं हैं।
शायद 3 डी एकीकरण प्रौद्योगिकी के कई विदेशी अनुप्रयोगों पर एक और पोस्ट होगा।