NES, FPGA पर कार्यान्वयन

शुभ दोपहर

मैं FPGA पर कार्यान्वयन में निंटेंडो एंटरटेनमेंट सिस्टम (NES) गेम कंसोल की परियोजना के बारे में बात करना चाहता हूं। सोवियत संघ के बाद के अंतरिक्ष में, उसे डेंडी के रूप में जाना जाता है।


उन लोगों के लिए जो बिल्ली के नीचे, वीडियो और नॉस्टेलजिया देखना चाहते हैं।

मुझे लगता है कि मेरी उम्र के अधिकांश लोग इस खेल को अच्छी तरह से याद करते हैं। वह मेरे साथ थी। 90 के दशक में हमारे परिवार में बहुत ज्यादा पैसा नहीं था, इसलिए मुझे डेंडी भी नहीं मिली, लेकिन पूरी तरह से चीनी सबोर का क्लोन था। मुझे कहना होगा कि उन्होंने बिना किसी शिकायत के काम किया, सिवाय बार-बार टूटने वाले जॉयस्टिक के, जिन्हें कई बार सुधारना पड़ा। बेशक, एक छोटी अवधि के बाद, मैं प्रलोभन का विरोध नहीं कर सका और उपसर्ग को नष्ट कर दिया। यह दो मुद्रित सर्किट बोर्ड, एक - एक आरएफ मॉड्यूलेटर और LM7805 पर एक बिजली की आपूर्ति पर बनाया गया था, एक हीट सिंक के बिना स्थापित किया गया था, यह बहुत गर्म था, और दूसरा प्रोसेसर बोर्ड, जो दुर्भाग्य से, एक चिप पर बनाया गया था - एक बूंद। जहां तक ​​मुझे याद है, क्वार्ट्ज, कैपेसिटर की एक जोड़ी और उस पर एक कारतूस कनेक्टर के अलावा कुछ भी नहीं था। उन दिनों में, किसी भी जानकारी को प्राप्त करना बहुत मुश्किल था, और मुझे यह भी नहीं पता था कि कौन से प्रोसेसर पर बांका चल रहा है। केवल एक बार मैंने NES को एक पड़ोसी के साथ "असतत" कार्यान्वयन में देखा - एक रेडियो शौकिया।

छह महीने पहले, मैंने एक eBay STM32 डिबग बोर्ड का आदेश दिया था और अपेक्षाकृत सस्ती Altera Cyclone II FPGAs को देखा, दो बार बिना सोचे-समझे मैंने इसे ऑर्डर कर दिया। सामान्य रूप से, मंचों और परिचित इलेक्ट्रॉनिक इंजीनियरों की राय को देखते हुए, FPGA विषय अभी भी दुर्गमता और इसके साथ काम करने की जटिलता में डूबा हुआ है। मैं भी, एक समय में इस त्रुटि से "बहक गया" था और एफपीजीए विषय पर ध्यान नहीं दिया था, क्योंकि यह पूरी तरह से व्यर्थ हो गया था। मुझे पहली नजर में FPGA से प्यार हो गया! एक साधारण शौकिया रेडियो उत्साही के लिए दुर्गम जो माइक्रोकंट्रोलर्स में लगे हुए थे, चीजें अचानक एक वास्तविकता बन गईं। उदाहरण के लिए, एसडीआरएएम के साथ पूर्ण-विकसित काम, एलवीडीएस इंटरफेस के साथ एक लैपटॉप मैट्रिक्स को जोड़ना (और वहां की आवृत्तियों बस हत्यारे हैं)। मेरी भूख बढ़ गई, और मैंने खुद को अल्टर डे 2-115 बोर्ड खरीदा, जिसका उपयोग एनईएस परियोजना के लिए किया जाता है। अब मुझे बहुत खेद है कि मैंने 10 साल पहले FPGAs के विषय के साथ व्यवहार नहीं किया, अपनी गलतियों को न दोहराएं, FPGAs मज़ेदार हैं और बिल्कुल भी मुश्किल नहीं हैं!

एक एलईडी को पलक झपकते ही (उसी STM32 के विपरीत, जहाँ आपको इसके लिए बाह्य उपकरणों का एक गुच्छा कॉन्फ़िगर करने की आवश्यकता है, यह FPGA पर सिर्फ अश्लील है), मैंने मॉनिटर के साथ और ध्वनि के साथ कुछ और गंभीर करने का फैसला किया।

यह सब किस लिए है? जैसा कि वे कहते हैं, जस्ट फॉर मस्ती। बेशक, कोई कह सकता है कि यह पहले से ही बहुत प्राचीन मंच है और FPGA पर इसे फिर से बनाने का कोई विशेष कारण नहीं है, लेकिन मेरे लिए व्यक्तिगत रूप से इस परियोजना पर काम करना और अंतिम परिणाम देखना बहुत अच्छा था। यह, अगर मैं ऐसा कह सकता हूं, तो बचपन से एक खिलौने को गलती से कैसे ढूंढा और पुनर्स्थापित किया जाए, जो शौकीन यादों के साथ जुड़ा हुआ है।

इसके अलावा, काम पर संवेदनाओं के अनुसार, हार्डवेयर कार्यान्वयन सॉफ्टवेयर सिमुलेटर से काफी अलग है। यह आंशिक रूप से, मनोवैज्ञानिक प्रभाव है, लेकिन FPGA पर NES अधिक सटीक रूप से "रखता है", कोई सूक्ष्म विलंब और वीडियो कलाकृतियां नहीं हैं, जो कि जीपीयू ऑपरेशन एल्गोरिथ्म को अनुकूलित करने के प्रयासों के कारण सॉफ्टवेयर कार्यान्वयन में हैं, जो कि जटिल है।

नेटवर्क पर रूसी में आप एनईएस वास्तुकला का वर्णन पा सकते हैं, उदाहरण के लिए, यहां ।

सिद्धांत रूप में, वर्णन बहुत अच्छा है, लेकिन आप इसका उपयोग करके एक कार्यशील एमुलेटर नहीं बना सकते हैं, क्योंकि PPU रजिस्टरों को उस लेख में बहुत ही सतही रूप से वर्णित किया गया है - बहुत महत्वपूर्ण बिंदुओं को छोड़ दिया गया है।

इस लेख में, मैं वास्तुकला और प्रत्येक नियंत्रण रजिस्टर का विस्तार से वर्णन नहीं करूंगा, लेकिन मैं एमुलेटर के कार्यान्वयन में संभावित समस्याओं को इंगित करने और उन समाधानों का वर्णन करने की कोशिश करूंगा जो मैंने अपनी परियोजना में लागू किए थे।

यहाँ Nintendo Famicom का एक विद्युत आरेख है:


Nesdev.com से छवि

A203 (U6) प्रोसेसर का कोर आठ-बिट माइक्रोप्रोसेसर MOS प्रौद्योगिकी 6502 पर आधारित है। 6502 के साथ एक चिप पर एक डीएमए नियंत्रक और एक ऑडियो प्रोसेसर है।

चिप 74LS139 (U3) पर, एक CPU पता डिकोडर कार्यान्वित किया जाता है। एड्रेस बस 16-बिट है, इसलिए प्रोसेसर 64 केबी तक पता कर सकता है। पता स्थान निम्नानुसार वितरित किया गया है।



ग्राफिक्स प्रोसेसर (PPU) 2C02 - U5 चिप। पीपीयू पिन को बचाने के लिए, पता बस के निचले 8 बिट्स को डेटा बस के साथ गुणा किया जाता है, इसलिए यह मेमोरी एक्सेस पर दो घड़ी चक्र खर्च करता है। डिम्टिप्लेक्सिंग पते के लिए, U2 चिप का उपयोग किया जाता है - रजिस्टर-लैच 74LS373 (IR22 का हमारा एनालॉग)।

एक वीडियो पेज को स्टोर करने के लिए, 1 KB मेमोरी की आवश्यकता होती है (बैकग्राउंड इमेज 8x8 पिक्सल के ब्लॉक (टाइल्स) से बनी होती है, और 32 टाइल की 30 पंक्तियों को स्क्रीन पर रखा जाता है)। PPU वास्तुकला 4 वीडियो पृष्ठों के उपयोग के लिए प्रदान करता है, लेकिन केवल NES पर ही वीडियो मेमोरी (U4 चिप) का 2KB स्थापित है, और लापता 2KB, यदि आवश्यक हो, तो सभी 4 पृष्ठों का उपयोग कारतूस पर स्थित होना चाहिए (पृष्ठ प्रतिबिंब और पीपीयू पता स्थान नीचे चर्चा की जाएगी)। ईमानदारी से, मेरे लिए, एक इंजीनियर के रूप में, यह थोड़ा जंगली दिखता है। यह स्पष्ट है कि सेट-टॉप बॉक्स के विकास के दौरान, विपणन कारणों और कारतूस की लागत में वृद्धि की कीमत पर सेट-टॉप बॉक्स की लागत के लिए ऐसे उपाय किए गए थे। मुझे नहीं पता कि उस समय 4 केबी SRAM की लागत कितनी थी, लेकिन शायद इस वजह से 4 पृष्ठों का उपयोग करने वाले कई गेम नहीं हैं।

मास्टर थरथरानवाला ट्रांजिस्टर Q2, Q3 पर बनाया गया है और NTSC संस्करण के लिए 21.47727 मेगाहर्ट्ज की आवृत्ति और PAL के लिए 26.6017 मेगाहर्ट्ज उत्पन्न करता है। सीपीयू कोर लगभग 1.79 मेगाहर्ट्ज की आवृत्ति पर काम करता है, और पीपीयू पिक्सेल आवृत्ति सीपीयू आवृत्ति की तुलना में तीन गुना अधिक है और लगभग 5.37 मेगाहर्ट्ज के बराबर है। जनरेटर की एक अपेक्षाकृत उच्च आवृत्ति - 24.47727 मेगाहर्ट्ज एक समग्र वीडियो सिग्नल में रंग जानकारी एन्कोडिंग और रंग उपकार के "फ्लैश" उत्पन्न करने के लिए आवश्यक है।

कारतूस का अनुकरण

प्रारंभ में, मैं मूल एनईएस कारतूस ढूंढना और उनका उपयोग करना चाहता था, लेकिन मैं सफल नहीं हुआ और यह अच्छा है, क्योंकि मुझे कारतूस का अनुकरण करना था। सरलतम संस्करण में, एक कारतूस सिर्फ दो ROM चिप है - CPU प्रोग्राम मेमोरी (PRG ROM) और PPU कैरेक्टर जनरेटर मेमोरी (CHR ROM), इस मामले में PRG ROM की अधिकतम मात्रा 32 KB है, और CHR ROM 8 KB है। तो आप सुपर मारियो ब्रदर्स 1, लॉड रनर, पोपी, आदि जैसे सरल गेम चला सकते हैं। बेशक, अधिक या कम गंभीर गेम के लिए 32 केबी बहुत छोटा है, इसलिए मेमोरी बैंकों को स्विच करने के लिए विशेष समाधान (मैपर्स) का उपयोग किया जाता है, जो कि उपलब्ध मात्रा को कई मेगाबाइट तक विस्तारित करने की अनुमति देता है। मैपर के लिए बहुत सारे विकल्प हैं, दोनों 74 श्रृंखला के असतत तर्क पर, उदाहरण के लिए, UxROM मैपर 74HC161 काउंटर पर बनाया गया है, जो एक कुंडी और 74HC32 - 4 या तत्वों दोनों का उपयोग करता है, और विशेष ASIC समाधान, उदाहरण के लिए MMC3। अब परियोजना केवल इन दो मैपर्स को लागू करती है। MMC3 को संयोग से नहीं चुना गया था, क्योंकि यह इस पर था कि सभी के पसंदीदा गेम जारी किए गए थे।

औसत कारतूस का आकार लगभग 256 KB है, 1 एमबी से अधिक की मात्रा वाले कारतूस बहुत दुर्लभ हैं। DE2-115 में 2 MB का SRAM (1M x 16) और 128 MB का SDRAM है। मैंने तय किया कि 640KB सभी के लिए पर्याप्त है, एक कारतूस के लिए 2MB पर्याप्त से अधिक है और PRG ROM के लिए 1 MB और CHR ROM के लिए 1 MB आवंटित किया गया है। पता स्थान सामान्य है, शब्द के उच्च बाइट में PRG डेटा संग्रहीत है, और कम बाइट में - CHR। छवियाँ आईएनईएस फ़ाइलों से एसडी कार्ड से डाउनलोड की जाती हैं। एफएटी की सर्विसिंग और फ़ाइलों को डाउनलोड करने के लिए, मैंने एनआईओएस II प्रोसेसर का उपयोग किया (एनईएस के संदर्भ में, सब कुछ हार्डवेयर में लागू किया गया है, एनआईओएस का उपयोग नहीं किया गया है)।

आरेख कारतूस उत्सर्जन इकाई दिखाता है:



यूनिट 4-बिट एड्रेस बस और 8-बिट डेटा बस के साथ Nios II प्रोसेसर से जुड़ा है। ब्लॉक कंट्रोलर में 7 कंट्रोल रजिस्टर होते हैं, जिनकी मदद से आप NES की स्थिति को नियंत्रित कर सकते हैं - रोकें, एक हार्डवेयर रीसेट करें, वीडियो पेजों के प्रतिबिंब के लिए विकल्प सेट करें, मैपर का प्रकार, एड्रेस बसों का रिज़ॉल्यूशन PRG और CHR ROM। छवि को डाउनलोड करने के लिए, बूट क्षेत्र (सीएचआर या पीआरजी) का चयन करने के लिए आदेश हैं, पते को रीसेट करें। अगली बाइट लिखे जाने के बाद, पता अपने आप बढ़ जाता है।

चूंकि पता बस PPU और CPU के लिए सामान्य है, मल्टीप्लेक्स इकाई एक बढ़ी हुई आवृत्ति पर काम करती है, मेरे मामले में यह PPU आवृत्ति की तुलना में 32.22 MHz - 6 गुना अधिक है। इसके अलावा, अलग-अलग एड्रेस बसें मैपर के ब्लॉक में जाती हैं, जहां MMC3 और UxROM को लागू किया जाता है, और सक्रिय मैपर की पसंद नियंत्रण रजिस्टर की स्थिति निर्धारित करती है। यदि आवश्यक हो, तो किसी भी अन्य मैपर के लिए समर्थन जोड़ना बहुत आसान है।

उदाहरण के लिए, UxROM कार्यान्वयन इस तरह दिखता है:



मूल एनईएस में, हार्डवेयर के दृष्टिकोण से, कुछ भी नहीं चरित्र वाहक ROM के बजाय रैम को स्थापित करने और प्रोग्राम निष्पादन के दौरान इसे आरम्भ करने से रोकता है, पीपीयू रजिस्टरों के माध्यम से लिख रहा है। इस तरह के कारतूस और खेल मौजूद हैं, उदाहरण के लिए, कॉन्ट्रा, कैसलवानिया और UxROM पर कई अन्य गेम। इस दृष्टिकोण के अपने फायदे हैं, उदाहरण के लिए, चरित्र जनरेटर आइकन का हिस्सा प्रोग्रामेटिक रूप से संश्लेषित किया जा सकता है, आप सीएचआर रैम में चरित्र जनरेटर की सामग्री को संपीड़ित रूप और डीकंप्रेस में भी स्टोर कर सकते हैं, इससे कारतूस पर बहुत अधिक जगह बच जाएगी।

चूंकि मैं पहले से ही CHR को स्टोर करने के लिए RAM का उपयोग करता हूं, इसलिए यह फ़ंक्शन मेरी डिफ़ॉल्ट है।

प्रविष्टि

इनपुट डिवाइस एक यूएसबी जॉयस्टिक का उपयोग करता है। USB रखरखाव Nios II प्रोसेसर द्वारा भी किया जाता है:



सभी जॉयस्टिक बटन की स्थिति को एक शब्द में पैक किया गया है और एक समानांतर बस के माध्यम से क्रमिक ब्लॉक में प्रवेश करता है। NES प्रोसेसर, एड्रेस 0x4016 पर रिकॉर्डिंग करने पर, स्ट्रोब पल्स उत्पन्न करता है, और स्टेटस बाइट (8 बटन) शिफ्ट रजिस्टर में लोड हो जाता है। इसके अलावा, जब 0x4016 (पहली जॉयस्टिक के लिए) और 0x4017 (दूसरे के लिए) तक पहुंच होती है, तो अगले बटन की स्थिति को स्थानांतरित कर दिया जाता है और पढ़ा जाता है। मूल एनईएस में "टर्बो" बटन जॉयस्टिक में ही लागू होते हैं और ए / बी बटन के लगातार दबाने का अनुकरण करते हैं, अर्थात, वास्तव में एनईएस यह भेद नहीं करता है कि कौन सा बटन दबाया गया है, "टर्बो ए या" ए "। परियोजना में, यह फ़ंक्शन क्रमिक ब्लॉक में किया जाता है, आवृत्ति लगभग 20 हर्ट्ज है।

PPU

कार्यात्मक रूप से, PPU को पृष्ठभूमि रेंडरिंग यूनिट और स्प्राइट रेंडरिंग यूनिट में विभाजित किया जा सकता है।
यदि हम सॉफ्टवेयर एमुलेटर के बारे में बात करते हैं, तो मैं यह नोट करना चाहता हूं कि यद्यपि रेंडर एल्गोरिथ्म स्वयं सरल है, लेकिन इस तथ्य के कारण कि CPU और PPU समकालिक रूप से काम करते हैं, सही सॉफ्टवेयर एमुलेटर बनाना काफी मुश्किल काम है। अधिक सटीक रूप से, फिर माथे में एक पीपीयू सॉफ्टवेयर एमुलेटर को लागू करना काफी सरल है, लेकिन इस तरह के कार्यान्वयन से बहुत सारे संसाधनों की खपत होगी और यह बेहतर तरीके से काम नहीं करेगा। मुझे लगता है कि कोई भी प्रोग्रामर यह सोचने वाला पहला व्यक्ति होगा कि अगर स्क्रीन पर टाइल्स की एक सरणी है और एक चरित्र जनरेटर है, तो आप पूरे फ्रेम को खींच सकते हैं, या कम से कम इसका हिस्सा बना सकते हैं। बेशक, आप आकर्षित कर सकते हैं, लेकिन यहां पीपीयू और सीपीयू के समकालिक संचालन के साथ समस्याएं शुरू हो जाएंगी। बात यह है कि ग्राफिक प्रभाव बनाने के लिए, सीपीयू फ्रेम को रेंडर करने की प्रक्रिया में सीधे पीपीयू कंट्रोल रजिस्टरों को बदल सकता है और चरित्र जनरेटर मेमोरी बैंक को स्विच कर सकता है, फ्रेम के दौरान एक से अधिक बार। ऐसे कार्यों को स्क्रीन को एक अंतराल के साथ स्क्रॉल किया जाता है, दोनों ऊर्ध्वाधर और क्षैतिज, निश्चित क्षेत्र, सभी प्रकार की स्थिर जानकारी का उत्पादन। इसलिए, इन बिंदुओं को ध्यान में रखा जाना चाहिए, प्रत्येक सीपीयू कमांड को निष्पादित करने के लिए चक्रों की संख्या तक, यह जानने के लिए कि पीपीयू नियंत्रण रजिस्टरों पर सीपीयू किस समय कार्रवाई करता है।

इस तरह की विशेषताओं के कारण, कुछ सॉफ्टवेयर गेम में दृश्य कलाकृतियों के साथ पाप करते हैं, खासकर जो कि गैर-मानक पीपीयू की क्षमताओं का उपयोग करते हैं।

PPU पता स्थान निम्नानुसार वितरित किया जाता है:



वीडियो पृष्ठों को इस तरह से व्यवस्थित किया जाता है, उदाहरण के लिए, क्षैतिज या ऊर्ध्वाधर स्क्रॉलिंग के साथ, दो पृष्ठों की सामग्री एक बार स्क्रीन पर दिखाई देगी, और एक विकर्ण के साथ - चार। पृष्ठ लेआउट और निर्देशांक चित्र में दिखाए गए हैं:



जैसा कि मैंने ऊपर लिखा है, पेज मेमोरी के नीचे NES पर 2 KB RAM है। इसलिए, यदि कारतूस पर एक लापता मेमोरी स्थापित नहीं है, तो पृष्ठ प्रतिबिंब लागू किया जाता है। कार्यक्षेत्र, जब दूसरा पृष्ठ शून्य को दर्शाता है, और तीसरा - पहला, और क्षैतिज - पहला पृष्ठ शून्य को दर्शाता है, तीसरा - दूसरा।

FPGA प्रोजेक्ट में 2 KB को बचाने का कोई मतलब नहीं है, इसलिए सभी 4 KB को वीडियो मेमोरी के लिए आवंटित किया जाता है। हार्डवेयर प्रतिबिंब को बहुत सरलता से लागू किया जाता है - पता बस में ऊर्ध्वाधर प्रतिबिंब के मामले में, RAM PPU से फटी हुई है और 11 वीं बिट रेखा शून्य से जुड़ी है, और ऊर्ध्वाधर के मामले में, 11 वीं और 10 वीं बिट्स आपस में जुड़ी हुई हैं, और सबसे पुरानी रेखा भी शून्य से जुड़ी है:



कुछ मैपर्स डायनामिक रूप से एड्रेस बस लाइनों को स्विच करके पेज प्रतिबिंब विकल्प बदल सकते हैं। एक उदाहरण खेल सुपर मारियो ब्रदर्स है। 2, जहां गिरते समय खेल की शुरुआत में, क्षैतिज प्रतिबिंब का उपयोग किया जाता है, और फिर ऊर्ध्वाधर में स्विच किया जाता है।

PPU रजिस्टर

पीपीयू के साथ बातचीत के लिए 8 रजिस्टरों का उपयोग किया जाता है (मतलब सीपीयू का पता स्थान)।

रजिस्टर 0x2000 (केवल लिखें)

यह रजिस्टर पीपीयू की स्थिति पर नज़र रखता है, उदाहरण के लिए, स्प्राइट्स का आकार (8x8 या 8x16), वीडियो मेमोरी पेज और एनएमआई बाधा उत्पन्न करने की अनुमति देता है।

रजिस्टर 0x2001 (केवल लिखें)

रजिस्टर स्प्राइट्स और पृष्ठभूमि को आकर्षित करने की अनुमति देता है। इसके अलावा, इसका उपयोग सभी पर रेंडरिंग को प्रतिबंधित करने के लिए किया जा सकता है, और फिर सीपीयू किसी भी समय पीपीयू मेमोरी क्षेत्रों तक पहुंचने में सक्षम होगा, इसका उपयोग गेम के वातावरण को बदलने और सीएचआर रैम में भरने के दौरान पृष्ठों के शुरुआती इनिशियलाइज़ेशन के दौरान किया जाता है, अगर रैम को रोम की जगह इस्तेमाल किया गया था। निषेध के बिना, PPU मेमोरी तक पहुंच केवल VBLANK अवधि में संभव है, जब PPU इसे एक्सेस नहीं करता है।

रजिस्टर 0x2002 (केवल पढ़ें)

इस रजिस्टर में PPU स्टेटस फ्लैग होते हैं। यह तथ्य यह है कि शून्य स्प्राइट के पहले अपारदर्शी पिक्सेल को खींचना शुरू हुआ, VBLANK अवधि की शुरुआत और ध्वज का संकेत है कि 8 से अधिक स्प्राइट वर्तमान लाइन पर आते हैं।

रजिस्टर 0x2003 (केवल लिखें)

स्प्राइट मेमोरी के बाद के हेरफेर के लिए पता निर्दिष्ट करता है (ऑब्जेक्ट एट्रीब्यूट मेमोरी - ओएएम)।

रजिस्टर 0x2004 (लिखें / पढ़ें)

OAM डेटा पढ़ें और लिखें। ऑपरेशन के बाद, पता मूल्य का एक ऑटो-इन्क्रीमेंट होता है। आमतौर पर, गेम इस तरह से OAM को नहीं लिखते हैं, लेकिन DMA का उपयोग करते हैं।

रजिस्टर 0x2005 (केवल लिखें)

स्क्रॉलिंग रजिस्टर। रजिस्टर में पहले लिखने के ऑपरेशन में, क्षैतिज स्क्रॉलिंग का मान सेट किया जाता है, दूसरे में - ऊर्ध्वाधर।

रजिस्टर 0x2006 (केवल लिखें)

वीडियो पृष्ठों के बाद के मेमोरी ऑपरेशन के लिए पता निर्दिष्ट करता है। पहले ऑपरेशन में, पते का उच्चतम हिस्सा निर्दिष्ट किया जाता है, दूसरे में - सबसे छोटा।

रजिस्टर 0x2007 (लिखें / पढ़ें)

वीडियो पेज मेमोरी से डेटा पढ़ना और लिखना। ऑपरेशन के बाद, पता मूल्य स्वचालित रूप से 1 (अगले कॉलम) या 32 (अगली पंक्ति) द्वारा बढ़ाया जाता है, यह रजिस्टर 0x2000 के बिट 2 की स्थिति पर निर्भर करता है।

डबल-राइट रजिस्टर एक सामान्य ट्रिगर का उपयोग करते हैं, इसलिए आप उदाहरण के लिए, 0x2005 पर एक बार, फिर 0x2006 पर लिख सकते हैं, और फिर 0x2005 पर वापस आ सकते हैं। अधिक सटीक रूप से, आप कर सकते हैं, लेकिन आपको ऐसा करते समय समझने की आवश्यकता है। यदि ट्रिगर स्थिति अज्ञात है, तो आप रजिस्टर 0x2002 पढ़ सकते हैं, और ट्रिगर रीसेट है।

यह सरल लगता है! लेकिन एक अत्यंत महत्वपूर्ण विशेषता है जो उपरोक्त रूसी भाषा के विवरण में इंगित नहीं की गई है।

तथ्य यह है कि सूचीबद्ध रजिस्टरों, इसलिए बोलने के लिए, पूरी तरह से स्वतंत्र नहीं हैं।

दो 15-बिट रजिस्टर हैं:
वीवीआरएएम - वर्तमान वीडियो मेमोरी पता (इसके बाद बस "वी");
tVRAM - अस्थायी पता (इसके बाद बस "टी");
और एक्स (ठीक एक्स स्क्रॉल) पर "सटीक" स्क्रॉल के 3-बिट रजिस्टर। 1 टाइल के भीतर स्क्रॉलिंग (0..7) सेट करता है।

वी और टी पते निम्नानुसार हैं:



इस प्रकार, 0x2000 परिवर्तन बिट्स को रजिस्टर टी के 11,10 पर लिखने के लिए एक पृष्ठ सेट करना। 0x2005 रजिस्टर करने के लिए लिखना बिट्स का मान 4: 0 और 9: 5/14: रजिस्टर टी का 12 और एक्स में "सटीक" स्क्रॉलिंग का मूल्य निर्धारित करता है। लेकिन 0x2006 रजिस्टर करने के लिए लिखना सब कुछ बर्बाद कर सकता है, क्योंकि इस तरह से आप एक बार में सभी बिट्स के मूल्य को बदल सकते हैं। रजिस्टर टी, और दूसरे लेखन ऑपरेशन में, v = t की प्रतिलिपि बनाई गई है।

एक रेखा खींचने की प्रक्रिया में, PPU रजिस्टर v में X द्वारा मोटे स्क्रॉलिंग के मूल्यों को बढ़ाता है और तदनुसार मोटे स्क्रॉलिंग मान के अतिप्रवाह होने पर वीडियो पृष्ठ का पता बदल देता है। दृश्य रेखा (पिक्सेल 256-257) के अंत में, PPU Y मान बढ़ाता है और क्षैतिज स्क्रॉलिंग से संबंधित घटकों की प्रतिलिपि बनाता है (v [4: 0] = t [4: 0] और v [10] = t [10])। एक नया फ्रेम शुरू करने से पहले (पूर्व-रेंडर), ऊर्ध्वाधर स्क्रॉलिंग के घटकों की प्रतिलिपि बनाई जाती है (v [9: 5] = t [9: 5], v [14:12] = t [14:12], v [11] = t [ 11])। और यह सब फिर से शुरू होता है।

अब यह स्पष्ट है कि PPU रजिस्टरों के मूल्यों को बदलकर, आप विभिन्न पृष्ठभूमि आंसू प्रभाव प्राप्त कर सकते हैं।

इमेजिंग के बारे में थोड़ा सा

प्रत्येक पिक्सेल का रंग पैलेट से चुना गया है। पृष्ठभूमि और स्प्राइट्स के लिए अलग-अलग पट्टियाँ हैं। एक पैलेट 16-बाइट मेमोरी क्षेत्र है। पृष्ठभूमि पैलेट का शून्य तत्व कैनवास का रंग निर्धारित करता है। पृष्ठभूमि पिक्सेल का प्रतिपादन करते समय, 4-बिट पता उत्पन्न होता है जो पैलेट में एक रंग तत्व को इंगित करता है। पते के दो सबसे महत्वपूर्ण बिट्स टाइल समूह की विशेषता के मूल्य हैं, और दो कम से कम महत्वपूर्ण बिट्स चरित्र जनरेटर से छवि द्वारा निर्धारित किए जाते हैं। एक समूह की विशेषताओं को बदलकर, आप वर्ण जनरेटर के एक ही तत्व का उपयोग करके टाइल्स का रंग बदल सकते हैं।
वीडियो पेज (नाम तालिका) के पहले 960 बाइट्स पृष्ठ पर स्थित सीएचआर चरित्र जनरेटर से टाइल्स के पते निर्दिष्ट करते हैं। विशेषता पृष्ठ के शेष 64 बाइट्स में से प्रत्येक 16 टाइलों (32x32 पिक्सेल क्षेत्र) के समूह के लिए एक विशेषता सेट करता है।

चरित्र जनरेटर की स्मृति में एक आइकन की छवि को संग्रहीत करने के लिए 16 बाइट्स का उपयोग किया जाता है। प्रत्येक पिक्सेल, जैसा कि ऊपर बताया गया है, दो बिट्स में एन्कोडेड है। पहले 8 बाइट पिक्सेल के निम्न-क्रम बिट और उच्च-क्रम बिट के लिए अगले 8 बाइट्स को संदर्भित करते हैं। अर्थात्, बाइट्स 0 + 8, 1 + 9, आदि की एक जोड़ी। लाइन आइकन सेट।


उदाहरण में रंग सशर्त रूप से चुने गए हैं। शून्य के बराबर तत्व पारदर्शी होते हैं और विशेषता मान उन्हें प्रभावित नहीं करते हैं।

समूह विशेषताएँ निम्नानुसार सेट की गई हैं:



PPU के एक घड़ी चक्र में एक पिक्सेल खींचा जाना चाहिए। आपको यह समझने की आवश्यकता है कि मूल एनईएस पर, पीपीयू के 2 चक्रों के लिए हम मेमोरी से केवल 1 मान प्राप्त कर सकते हैं। इसलिए, HBLANK अवधि के अंत में लाइन की शुरुआत से पहले, डेटा नई लाइन की पहली दो टाइलों के लिए नमूना है।

टाइल लाइन के आउटपुट के लिए आवश्यक डेटा को पीपीयू के 8 चक्रों में नमूना लिया गया है। सबसे पहले, वीडियो मेमोरी से, हम चरित्र जनरेटर (2 उपायों) में टाइल का पता प्राप्त करते हैं, फिर समूह विशेषता मान (2 उपाय), फिर चरित्र जनरेटर से टाइल लाइन की कम बाइट (2 उपाय), और, अंत में, टाइल का उच्चतम बाइट (2 उपाय) भी। और यह सब फिर से शुरू होता है।

चूँकि मैं डेटा बस के साथ एड्रेस बस को मल्टीप्लेक्स नहीं करता हूँ, अपने प्रोजेक्ट में मैं प्रत्येक PPU घड़ी पर डेटा प्राप्त कर सकता हूँ।

स्प्राइट

PPU रजिस्टरों का वर्णन करने वाले अनुभाग में, स्प्राइट मेमोरी के क्षेत्र का उल्लेख किया गया था - ऑब्जेक्ट एट्रीब्यूट मेमोरी (OAM)। इसका आकार 256 बाइट्स है, यह एक अलग एड्रेस स्पेस में PPU चिप पर स्थित है, जिसका अर्थ है कि एक साथ और स्वतंत्र, उदाहरण के लिए, इस क्षेत्र में VRAM और CHR ROM की पहुंच संभव है।

ओएएम में प्रत्येक स्प्राइट के लिए 4 बाइट आवंटित किए जाते हैं - इसलिए, स्क्रीन पर एक बार में 64 से अधिक स्प्राइट प्रदर्शित नहीं किए जा सकते हैं।

स्प्राइट की छवियां चरित्र जनरेटर (सीएचआर रोम) में भी संग्रहीत की जाती हैं।

स्क्रीन पर प्रत्येक स्प्राइट को एक्स और वाई में स्क्रीन पर उसकी स्थिति, चरित्र जनरेटर में आइकन का पता, विशेषता (पृष्ठभूमि का प्रतिपादन करते समय समूह विशेषता के समान), स्प्राइट के क्षैतिज और ऊर्ध्वाधर प्रतिबिंब झंडे (आप सममित वस्तुओं को प्रदर्शित करने के लिए एक आइकन के आधा भाग का उपयोग कर सकते हैं) का उपयोग करके वर्णित किया गया है जनरेटर) और प्राथमिकता का झंडा।

स्प्राइट्स 8x8 और 8x16 पिक्सल साइज के हो सकते हैं।

स्प्राइट छवि गठन पृष्ठभूमि छवि गठन से अलग नहीं है। हालाँकि, हार्डवेयर कार्यान्वयन फिर से अपनी विशिष्टताओं है।

उसी समय जैसे कि रेखा खींची जाती है, स्प्राइट के लिए एक खोज की जाती है जो अगली लाइन (रेंज मूल्यांकन में) को दिखाई देगी (गिर जाएगी)। PPU में एक द्वितीयक OAM है जो 8 स्प्राइट के बारे में जानकारी संग्रहीत कर सकता है। यदि खोज के दौरान यह पता चलता है कि अगली पंक्ति में 8 से अधिक स्प्राइट हैं, तो अतिरिक्त स्प्राइट्स को नजरअंदाज कर दिया जाता है और इसे संकेत देने के लिए पीपीयू रजिस्टर 0x2002 में एक झंडा उठाया जाता है।

चूंकि सीएचआर रोम बस लाइन ड्राइंग के दौरान व्यस्त है, इन 8 स्प्राइट्स के पिक्सेल रंग के बारे में प्रतीक जनरेटर से डेटा HBLANK अवधि में नमूना है।

NES 256x240 पिक्सेल के रिज़ॉल्यूशन के साथ एक चित्र बनाता है। छवि प्रदर्शित करने के लिए, मैं वीजीए 640x480 के मानक रिज़ॉल्यूशन का उपयोग करता हूं। PPU छवि को एक फ्रेम बफर में प्रस्तुत करता है। फ़्रेम बफ़र से डेटा उस ब्लॉक में प्रवेश करता है जिसमें रिज़ॉल्यूशन दोगुना (अपस्केलर) होता है। भविष्य में मैं hq2x को लागू करना चाहता हूं। वीडियो डीएसी पर डेटा लागू करने से पहले, रंग को आरजीबी में बदल दिया जाता है।

डीएमए नियंत्रक

ओएएम में जल्दी भरने के लिए, एनईएस प्रोसेसर डीएमए नियंत्रक का उपयोग कर सकता है। डीएमए नियंत्रक को बहुत सरलता से लागू किया जाता है। कॉपी ऑपरेशन शुरू करने से पहले, सीपीयू को ओएएम स्टार्ट एड्रेस (रजिस्टर 0x2003) सेट करना होगा, या इसे 0. पर रीसेट करना होगा। तब सीपीयू एड्रेस 0x4014 को शुरू के पते (0x ?? 00) का पता सीपीयू के एड्रेस स्पेस में लिखता है। डीएमए नियंत्रक सीपीयू को रोकता है और 0x ?? 00 - 0x ?? एफएफ (जहां सीपीयू द्वारा निर्दिष्ट मूल्य है) क्षेत्र से 256 बाइट्स को पीपीयू रजिस्टर 0x2004 पर कॉपी करना शुरू करता है। PPU प्रत्येक लेखन ऑपरेशन के लिए OAM पते को एक-एक करके बढ़ाता है। प्रक्रिया के अंत में, डीएमए नियंत्रक सीपीयू पर नियंत्रण लौटाता है।

प्राथमिकता और स्प्राइट 0 हिट

पिक्सेल रंग का अंतिम मूल्य निम्नानुसार बनता है:



यह काफी संभव है और अक्सर ऐसा होता है कि एक से अधिक स्प्राइट उसी क्षेत्र में होते हैं।

इस मामले में, स्क्रीन पर आउटपुट की प्राथमिकता दो कारकों से प्रभावित होती है - यह ओएएम में स्प्राइट पते और प्राथमिकता ध्वज (0 - अग्रभूमि, 1 - पृष्ठभूमि) का मूल्य है। उदाहरण के लिए, एक स्प्राइट जिसमें प्राथमिकता ध्वज इंगित करता है कि यह पृष्ठभूमि से संबंधित है, लेकिन OAM में पते का मान अग्रभूमि स्प्राइट से कम है, तो पृष्ठभूमि स्प्राइट सामने स्प्राइट को बंद कर सकता है, जो पृष्ठभूमि पिक्सेल के आउटपुट का नेतृत्व करेगा, लेकिन अगर यह पारदर्शी नहीं है।

जब 0 के पते के साथ स्प्राइट का पहला अपारदर्शी पिक्सेल प्रदान किया जाता है (इस बिंदु पर पृष्ठभूमि भी अपारदर्शी होनी चाहिए), एक झंडा रजिस्टर 0x2002 में उठाया जाता है जो दर्शाता है कि स्प्राइट 0 हिट घटना हुई है। इस ध्वज के आवेदन का एक उदाहरण सुपर मारियो ब्रदर्स है। 1, इसमें इसका उपयोग स्क्रीन को तोड़ने और प्ले एरिया से पॉइंट्स और टाइम के बारे में अलग-अलग स्टैटिक जानकारी को अलग करने के लिए किया जाता है। सिक्के की छवि पृष्ठभूमि के रूप में कार्य करती है, और शून्य स्प्राइट के रूप में इसकी छाया। सीपीयू समय-समय पर ध्वज के मूल्य की जांच करता है, और जब कोई घटना होती है, तो खेल मैदान का आउटपुट शुरू होता है।

मैपर एमएमसी 3 से रुकावट

मैपर एमएमसी 3 में एक लाइन काउंटर शामिल है, जिसका मूल्य तब घटता है जब अगली पीपीयू लाइन प्रदर्शित होती है। शून्य पर पहुंचने पर, काउंटर को एक मान के साथ फिर से लोड किया जाता है जिसे मैपर के संबंधित रजिस्टर में प्री-राइटिंग द्वारा सेट किया जा सकता है और, यदि सक्षम ध्वज सेट किया गया है, तो सीपीयू इंटरप्ट होता है। काउंटर क्लॉकिंग लाइन को एक मूल तरीके से व्यवस्थित किया जाता है - यह GPU की एड्रेस लाइन A12 से जुड़ा है। बैकग्राउंड टाइल्स के भंडारण के लिए, निचले बैंक का आमतौर पर उपयोग किया जाता है (क्षेत्र 0x000 - 0x0FFF), और स्प्राइट्स के लिए - वरिष्ठ बैंक (क्षेत्र 0x1000 - 0x1FFF)। एक दृश्य रेखा खींचते समय, PPU एक बैंक को संदर्भित करता है, और HBLANK में स्प्रिट छवि डेटा लाने पर, अवधि दूसरे को संदर्भित करता है। इसलिए, लाइन A12 पर आवृत्ति लाइन आउटपुट आवृत्ति के अनुरूप होगी।मैपर इंटरप्ट का उपयोग मुख्य रूप से स्क्रीन को तोड़ने और साइन जनरेटर बैंक को स्विच करने के लिए किया जाता है।

आप वीडियो पर उदाहरण देख सकते हैं।

APU

एनईएस ऑडियो प्रोसेसर सीपीयू के समान चिप पर है। कार्यात्मक रूप से, एपीयू नियंत्रण रजिस्टर, एक फ्रेम काउंटर और ऑडियो चैनलों के 5 ब्लॉकों का एक सेट है।

हार्डवेयर के दृष्टिकोण से, एपीयू काउंटरों का एक समूह है, वहां कोई नुकसान नहीं है, इसलिए विवरण संक्षिप्त होगा।

फ़्रेम काउंटर लगभग 240 हर्ट्ज, APUs के लिए 120 हर्ट्ज की आवृत्ति के साथ-साथ सीपीयू के लिए आईआरक्यू इंटरप्ट के साथ घड़ी की दाल उत्पन्न करता है। APU रजिस्टर सेट करके इंटरप्ट जेनरेशन को बंद किया जा सकता है। "फ्रेम" की अवधारणा को भ्रमित नहीं किया जाना चाहिए, इस मामले में इसका पीपीयू से कोई लेना-देना नहीं है।

वैसे, विकास के दौरान एक अप्रिय घटना हुई, एपीयू फ्रेम काउंटर पहले से ही लागू किया गया था और मैंने इंटरप्ट इनेबल्ड फ्लैग को गड़बड़ कर दिया (यह उल्टा हो गया), इसलिए लगभग 60 हर्ट्ज की आवृत्ति के साथ अवरोध उत्पन्न किया गया था। बाह्य रूप से, यह खुद को बहुत अप्रत्याशित रूप से प्रकट करता है - खेल "फारस के राजकुमार" में, स्क्रीन के बाईं ओर, एक ग्रिल के साथ द्वार को प्रदर्शित नहीं किया गया था, और यह केवल ग्राफिक विरूपण साक्ष्य था। मैंने तब तक अपना सिर फोड़ लिया जब तक मुझे असली कारण नहीं मिल गया। और मुझे लगा, निश्चित रूप से, पीपीयू पर - मैंने मॉडलसिम में देखते हुए, सौ बार कोड की जांच की। यह अप्रिय था!

APU में पाँच चैनल हैं:

दो आयताकार चैनल, जैसा कि नाम से ही स्पष्ट है, वे एक वर्ग तरंग, एक त्रिकोणीय चैनल, एक शोर चैनल और एक डेल्टा मॉडुलन चैनल (DMC) बनाते हैं।

आयताकार चैनल चर कर्तव्य चक्र (4 ग्रेडेशन) और एक अवधि के साथ एक संकेत बना सकते हैं, जिसमें अवधि निर्धारित करने की क्षमता है, और इसमें स्वीप और लिफाफा ब्लॉक भी हैं। स्वीप ब्लॉक समय में संकेत की अवधि (क्रमिक रूप से वृद्धि या कमी) को बदल सकता है, और लिफाफा ब्लॉक (लिफाफा) लूपिंग की संभावना के साथ समय में संकेत आयाम को कम कर सकता है, इस मामले में लिफाफे का आकार सॉरोथ है।

त्रिकोणीय चैनल एक चर आवृत्ति और अवधि के साथ एक त्रिकोणीय संकेत उत्पन्न करता है, हालांकि, इसमें वॉल्यूम समायोजित करने की क्षमता नहीं है।

शोर चैनल एक चर अवधि के साथ एक छद्म यादृच्छिक संकेत उत्पन्न करता है। एक आयताकार चैनल के साथ-साथ, शोर चैनल में एक लिफाफा नियंत्रण इकाई है।

परियोजना में डेल्टा मॉड्यूलेशन के चैनल को अभी तक लागू नहीं किया गया है।

चैनलों का मिश्रण एक सारणीबद्ध तरीके से किया जाता है, ताकि ले की खपत के संदर्भ में "भारी" संचालन का उपयोग न किया जाए।

मिश्रण करने के बाद, सिग्नल डोमेन सिंक्रोनाइज़ेशन ब्लॉक और फिल्टर में प्रवेश करता है, जिसके बाद यह WM231 ऑडियो कोडेक I2S धारावाहिक ब्लॉक के माध्यम से जाता है।



परियोजना को लागू करते समय, मैंने वेरिलॉग 2001 हार्डवेयर विवरण भाषा का उपयोग किया।

स्रोत कोड के बारे में प्रश्नों को देखते हुए, मैं कह सकता हूं कि, चूंकि यह मेरी पहली बड़ी FPGA परियोजना है, मैंने संभवतः बहुत ही अक्षम तरीके से कई चीजों को लागू किया है। इसके अलावा, यह बहुत ही पहला संस्करण है, कोड को अनुकूलित और साफ करने की आवश्यकता है, क्योंकि मैंने कई बार कई ब्लॉक फिर से लिखा है। इसलिए, मैं इसे इस रूप में प्रदान नहीं करना चाहूंगा। यदि मुझे समय मिल जाता है, तो एकजुट हो जाएं और कोड को क्रम में रखें, तो शायद यह जीएनयू जीपीएल लाइसेंस के तहत पोस्ट किया जाएगा।



आपका ध्यान के लिए धन्यवाद!