JTAG इंटरफ़ेस? - यह बहुत सरल है।

कई लोग "जेटीजी" शब्द से परिचित हैं, लेकिन परिचित सबसे अधिक संभावना है। इस लेख में मैं आपको एक नए स्तर पर ले जाना चाहता हूं, इसलिए बोलने के लिए, "मित्र क्षेत्र में।" शायद कई लोगों के लिए मैं कुछ नया नहीं खोजूंगा, लेकिन मुझे उम्मीद है कि यह उन लोगों के लिए दिलचस्प होगा जो लंबे समय से परिचित होना चाहते हैं। तो, पेंच से।

परिचय

1985 में, इलेक्ट्रॉनिक्स निर्माताओं के एक समूह का गठन किया गया था - JTAG (ज्वाइंट टेस्ट एक्शन ग्रुप)। परीक्षण समस्याओं को हल करने के लिए, 1990 में एक उद्योग मानक सामने रखा गया था - IEEE Std 1149.1-1990 विनिर्देश (IEEE मानक परीक्षण एक्सेस पोर्ट और सीमा-स्कैन वास्तुकला)। उसी वर्ष, इंटेल ने JTAG - 80486 के साथ पहला प्रोसेसर पेश किया। तब से, मानक लगातार अपडेट किया गया है और फिलहाल, 2013 से नवीनतम संस्करण की तारीखें।
"और परीक्षण के साथ ये समस्याएं क्या हैं?", आप पूछते हैं। तो ठीक है! यह माइक्रोक्रिसिट के आउटपुट पर आस्टसीलस्कप के साथ कूदने के लिए बहुत मजेदार नहीं है, खासकर अगर उनमें से दो से अधिक हैं! मानक आपको 4-धारावाहिक इंटरफ़ेस का उपयोग करके विशेष चिप्स (विशेष रूप से I / O ब्लॉकों तक) तक पहुंच प्रदान करने, आधुनिक चिप्स में एक विशेष वास्तुकला को एम्बेड करके जीवन को बहुत सरल बनाने की अनुमति देता है। यह वास्तुकला न केवल उनकी स्थिति को नियंत्रित करने की अनुमति देता है, बल्कि उनका प्रबंधन भी करता है। इस प्रकार, आप शारीरिक संपर्क के साथ भारी जांच के बिना कर सकते हैं और सर्किट बोर्ड स्तर पर डिजीटल माइक्रोक्रेसीप या उपकरणों को डीबग करने के चरण के सभी आकर्षण का आनंद ले सकते हैं।

मानक का उपयोग इन-सर्किट प्रोग्रामिंग और डिबगिंग प्रोग्राम दोनों के लिए किया जाता है, और जब पैकेज्ड सर्किट के साथ काम किया जाता है। इसका उपयोग बोर्ड और ब्लॉकों के बढ़ते, बोर्ड, इंटरबोर्ड और रैक माउंटिंग के लिए माइक्रो-सर्किट के सोल्डरिंग की गुणवत्ता की जांच करने के लिए भी किया जाता है। मुझे अनजाने में मोबाइल उपकरणों को बहाल करने के लिए उन्हें धन्यवाद कहने की आवश्यकता है।

और यह कैसे काम करता है?

सीमा स्कैनिंग तंत्र संलग्न है, केवल, एक शिफ्ट रजिस्टर (सीमा स्कैन) में, माइक्रोक्रिकिट और कोर के टर्मिनलों के बीच जुड़ा हुआ है, और एक मल्टीप्लेक्स जो इस रजिस्टर को सही समय पर जोड़ता है। प्रत्येक विशिष्ट निष्कर्ष तथाकथित "कोशिकाओं" से मेल खाता है।

सेल में सीमा स्कैन रजिस्टर और डेटा चयन मल्टीप्लेक्स का एक ट्रिगर शामिल है। माइक्रोक्रिस्किट और इंटरफ़ेस कमांड के आउटपुट के आधार पर कोशिकाएं विभिन्न प्रकार की हो सकती हैं, अर्थात्। किसी विशेष चिप के निर्माता पर निर्भर करता है। निर्माता मानक का कड़ाई से पालन नहीं करते हैं और इसलिए, बहुत सारे संशोधनों ने तलाक दिया है।

आकृति सेल की किस्मों में से एक दिखाती है। पीआई, पीओ - ​​समानांतर इनपुट और आउटपुट, एसआई, एसओ - सीरियल।

मल्टीप्लेक्स के माध्यम से सिग्नल माइक्रोक्रिसिट रजिस्टर में जाते हैं, जो माइक्रोक्रिचिट पिंस (इंटेस्ट इंस्ट्रक्शन) की स्थिति और बाहर से शिफ्ट रजिस्टर (एक्स्टेस्ट इंस्ट्रक्शन) दोनों को पढ़ने की अनुमति देता है। निर्देशों की विविधता और उनकी कार्यक्षमता फिर से निर्माता की इच्छाओं से बदल जाती है, लेकिन तथाकथित अनिवार्य हैं:

• EXTEST एक ऐसा निर्देश है जो इलेक्ट्रॉनिक घटकों के कार्य संपर्कों पर तार्किक मान सेट करके, बाहरी सर्किट की जाँच करने के लिए अनुमति देता है जो सीधे परीक्षण किए गए घटक से संबंधित हैं।
• INTEST - निर्देश चिप के अंदर तार्किक मान सेट करने की क्षमता प्रदान करता है, अर्थात् कर्नेल के इनपुट पर, जिससे यह जाँच करता है।
• SAMPLE_PRELOAD - आपको स्थिर मोड में एक इलेक्ट्रॉनिक तत्व के मूल का परीक्षण करने की अनुमति देता है, जिससे इसके आउटपुट बफ़र्स की सीमा पर तार्किक स्तर का मान निर्धारित किया जाता है।
• BYPASS - एक निर्देश जिसमें हमारी सीमा स्कैन एक ट्रिगर में "ढह जाती है"। इसी समय, इनपुट (TDI) से आउटपुट (TDO) तक डेटा इंटरफ़ेस सिंक्रोनाइज़ेशन फ़्रीक्वेंसी (TCK) के एक घड़ी चक्र की देरी से प्रसारित होता है। यह मोड आपको क्रमिक रूप से संयुक्त श्रृंखलाओं का आयोजन करते समय प्रभावी ढंग से धारावाहिक इंटरफ़ेस की क्षमताओं का उपयोग करने की अनुमति देता है।
• IDCODE - निर्देश डिवाइस के निर्माता, मॉडल और संस्करण के पहचानकर्ताओं के साथ निर्मित 32-बिट रजिस्टर के मूल्य को आउटपुट करता है।

इंटरफ़ेस सिग्नल लाइन्स

जैसा कि ऊपर बताया गया है, JTAG इंटरफ़ेस में निम्नलिखित सिग्नल लाइनें हैं:

• TDI - टेस्ट डेटा इनपुट - डेटा इनपुट सिग्नल, डेटा को TCK के बढ़ते किनारे के साथ स्थानांतरित किया जाता है।
• टीडीओ - टेस्ट डेटा आउटपुट - टीसीटी के ट्रेलिंग किनारे पर उन्नत जेटीएजी सीरियल डेटा आउटपुट, तीसरे स्थिति में होना चाहिए - जेड - जब डेटा प्रसारित नहीं होता है।
• TMS - टेस्ट मोड सेलेक्ट - TAP - कंट्रोलर का कंट्रोल सिग्नल।
• TRST - टेस्ट रीसेट - हमेशा ऐसा नहीं होता है, क्योंकि कुछ समय के लिए TMS = 1 धारण करने से रीसेट प्राप्त किया जा सकता है, सक्रिय सिग्नल स्तर 0 है।
• टीसीके - टेस्ट क्लॉक - घड़ी की आवृत्ति।

JTAG - सिंक्रोनस इंटरफ़ेस, सिग्नल घड़ी के दालों के अग्रणी किनारे पर प्राप्त होते हैं, जो कम से कम महत्वपूर्ण बिट्स के साथ आगे और केवल TAP कंट्रोलर शिफ्ट-DR \ Shift-IR के राज्यों के दौरान होते हैं। आउटपुट को अनुगामी किनारे पर धकेल दिया जाता है।

TAP - नियंत्रक

हम JTAG के बहुत मूल स्थान पर हैं, अर्थात्, मशीन जो काम को नियंत्रित करती है। इसके साथ, वास्तव में, सब कुछ चारों ओर रहता है। मशीन में 16 राज्य हैं। इंटरफ़ेस को टीएमएस सिग्नल के माध्यम से मशीन पर अभिनय करके नियंत्रित किया जाता है। टीसीके सिग्नल के बढ़ते किनारे पर संक्रमण होता है। डेटा पढ़ना और लिखना साथ-साथ होता है। नीचे Altera microcircuits के प्रलेखन से लिए गए कार्यों का एक चित्रण है।

TAP मोड को नियंत्रित करने वाले automaton के संक्रमण आरेख

रूपांतरण चार्ट स्थिति:

• टेस्ट-लॉजिक-रीसेट - प्रारंभिक अवस्था;
• रन-टेस्ट / आइडल - परीक्षण करते समय या अगले की प्रतीक्षा करते समय नियंत्रक की संक्रमण अवस्था
• टीम;
• Select-IR, Select-DR - वह स्थिति जिसके बाद कमांड और डेटा का परीक्षण किया जाएगा;
• कैप्चर-आईआर, कैप्चर-डीआर - कमांड, डेटा प्राप्त करने की स्थिति;
• Shift-IR, Shift-DR - कमांड की शिफ्ट स्थिति, डेटा;
• Exit1-IR, Exit2-IR - कमांड के साथ काम करने के मोड से बाहर निकलें;
• Exit1-DR, Exit2-DR - डेटा मोड से बाहर निकलें;
• पॉज़-आईआर, पॉज़-डीआर - पॉज़ राज्य;
• अपडेट-आईआर, अपडेट-डीआर - आउटपुट रजिस्टरों में डेटा को ओवरराइट करने की स्थिति।

डीआर - कार्रवाई डेटा पर होती है, आईआर - निर्देशों पर क्रमशः।

प्रारंभिक स्थिति जिसमें मशीन स्विच ऑन करने के बाद स्थित है, टेस्ट-लॉजिक रीसेट है। जब तक TMS सिग्नल "log.1" पर सेट होता है, मशीन की स्थिति अपरिवर्तित रहती है। इस स्थिति में, डिफ़ॉल्ट रूप से, IDCODE या BYPASS स्टेटमेंट का चयन किया जाता है।
रीसेट सिग्नल TRST वैकल्पिक है, इसलिए, मशीन को उसकी मूल स्थिति में रीसेट करने के लिए, निम्नलिखित प्रक्रिया का उपयोग करें। टीएमएस इनपुट के लिए एक उच्च स्तरीय सिग्नल की आपूर्ति करना और इसे कम से कम 5 टीसीके घड़ी चक्र के लिए पकड़ना आवश्यक है। यदि टीएमएस सिग्नल को मेजबान द्वारा निम्न स्तर पर सेट किया जाता है, तो मशीन रन-टेस्ट / आइडल स्टेट (सक्रिय स्थिति जिसमें कुछ भी नहीं होता है) में जाएगी। आमतौर पर, इस राज्य से आप नियंत्रक में एक नया निर्देश लोड करने के लिए Select-IR स्थिति पर स्विच कर सकते हैं। लेकिन अगर मेजबान से सिग्नल पर टीएमएस सिग्नल का इनपुट प्रभावित नहीं होता है, लेकिन निम्न स्तर के हस्तक्षेप से, तो, जैसा कि पिछले मामले में है, मशीन रन-टेस्ट / आइडल स्थिति में स्विच हो जाएगी। यदि अल्पकालिक हस्तक्षेप (सिंक आवृत्ति के एक से अधिक समय तक नहीं रहता है) बंद हो जाता है, तो मशीन तीन घड़ी चक्रों - टेस्ट-लॉजिक रीसेट के बाद फिर से अपनी मूल स्थिति में लौट आएगी।
नियंत्रक में एक नया कमांड लोड करने के लिए, मशीन को रन-टेस्ट / आइडल स्टेट से सेलेक्ट-आईआर, कैप्चर-आईआर, शिफ्ट-आईआर राज्य में स्थानांतरित करना आवश्यक है। फिर आपको डेटा श्रृंखला में एक नई कमांड को "पुश" करने की आवश्यकता है, और फिर मशीन को राज्यों से बाहर निकलें-आईआर -1, अपडेट-आईआर और फिर से रन-टेस्ट / आइडल में स्थानांतरित करें। डेटा के साथ काम करने का तर्क समान है। यह ध्यान में रखा जाना चाहिए कि Shift-IR \ DR राज्यों से संक्रमण के दौरान एक उच्च-स्तरीय संकेत को अंतिम जानकारी के साथ आपूर्ति की जाती है।


कमांड लोड करने के लिए संक्रमण के दौरान सिग्नल आरेख

यदि वेरिलॉग पर जेटीजी कोड लिखने के लिए विशेष सीएडी सॉफ्टवेयर का उपयोग किया जाता है, तो परिणामी आरेख कुछ इस तरह दिखाई देगा:

ड्रॉपबॉक्स लिंक, पूर्ण आकार की छवि

अंत में, आप JTAG डिवाइस का पूरा ब्लॉक आरेख दिखा सकते हैं और आपको इसे पूरी तरह से समझना चाहिए:

... और निष्कर्ष में ...

JTAG और एज स्कैनिंग तकनीक का उपयोग एक चिप में, एक बोर्ड पर या एक उपकरण में किया जाता है, जिससे मूल्य में वृद्धि होती है और परियोजना विकास समय बढ़ता है। लेकिन, फिर भी, इन लागतों को आसानी से परीक्षण के दौरान वापस भुगतान किया जाता है, जो उत्पाद जीवन चक्र के प्रत्येक चरण में प्रदान किया जाता है। मूल रूप से एक उत्पादन परीक्षण उपकरण के रूप में विकसित किया गया था, जिसका उपयोग उत्पादन की शुरुआत से पहले, बड़े पैमाने पर उत्पादन के दौरान और उत्पादन के बाद किया जाता है, अर्थात अंतिम उपयोगकर्ता द्वारा ऑपरेशन चरण के दौरान। सीधे सीमा परीक्षण के अलावा, डिजाइनर JTAG तकनीक का उपयोग स्व-परीक्षण (BIST) (उन घटकों में जहां इसे लागू होता है) करने के लिए करते हैं और डिवाइस रजिस्टरों या प्रोग्राम ROM चिप्स में आंतरिक मानों को लोड करते हैं। अंतिम चरण के दौरान उत्पादों की जांच के लिए लागत और समय में अतिरिक्त कमी प्रदान करने के लिए डिजाइन चरण में विकसित और उपयोग किए जाने वाले परीक्षणों को उत्पादन में स्थानांतरित किया जा सकता है। उत्पादन चरण में JTAG प्रौद्योगिकी के उपयोग के मुख्य सकारात्मक प्रभाव परीक्षण परीक्षणों के विकास में समय की बचत है। त्रुटि खोज और निदान में परीक्षण उत्पाद के "कवरेज" में सुधार हुआ और परीक्षण समय को कम करते हुए परीक्षण प्रदर्शन में सुधार हुआ।
उत्पाद के संचालन के दौरान सीमा स्कैनिंग का उपयोग भी एक निश्चित सकारात्मक प्रभाव देता है। परिचालन विफलता अक्सर संरचनात्मक विफलताओं के कारण होती है जो ऊंचा तापमान, आर्द्रता और कंपन के कारण होती है। सीमा स्कैनिंग का उपयोग करके, तकनीशियन श्रमसाध्य अनुसंधान के बिना घटकों के स्तर तक या निर्माता को बोर्ड को वापस करने के लिए संरचनात्मक त्रुटियों के लिए उत्पाद को जल्दी से जांचने में सक्षम हैं।

संदर्भ:
विकी
Altera उपकरणों में सीमा-स्कैन
बंद। IEEE 1149.1 वर्किंग ग्रुप पेज
1149.1-2013 - टेस्ट एक्सेस पोर्ट और सीमा-स्कैन वास्तुकला के लिए IEEE मानक
अच्छा हब्रो लेख जो JTAG परीक्षण पर छूता है
केवी का EEVblog JTAG इश्यू
लेख ने "आधुनिक इलेक्ट्रॉनिक्स" अंक 2 2007 के जर्नल के कुछ डेटा का उपयोग किया।