PACT सम्मेलन (समानांतर वास्तुकला और संकलन तकनीक) 2013. रिपोर्ट पर जाएँ

7-11 सितंबर को, एडिनबर्ग, स्कॉटलैंड ने समानांतर आर्किटेक्चर और संकलन विधियों (PACT) पर 22 वें अंतर्राष्ट्रीय सम्मेलन की मेजबानी की। सम्मेलन में दो भाग शामिल थे: कार्यशालाएँ / ट्यूटोरियल और मुख्य भाग। मैं मुख्य भाग का दौरा करने में कामयाब रहा, जिसके बारे में मैं बात करना चाहूंगा।

PACT सम्मेलन अपने क्षेत्र में सबसे बड़ा और महत्वपूर्ण है। सम्मेलन के विषयों की सूची बहुत व्यापक है:

• समानांतर आर्किटेक्चर और कम्प्यूटेशनल मॉडल
• समानांतर कंप्यूटर सिस्टम के लिए इंस्ट्रूमेंटेशन (कंपाइलर आदि)
• आर्किटेक्चर: मल्टी-कोर, मल्टी-थ्रेडेड, सुपरस्लेकर और वीएलआईडब्ल्यू
• समानांतर प्रोग्रामिंग के लिए भाषाएं और एल्गोरिदम
• और इसी तरह, इतने पर, इतने पर, जो सॉफ्टवेयर और हार्डवेयर में समानता के साथ जुड़ा हुआ है

यह सम्मेलन IEEE, ACM और IFIP जैसे संगठनों द्वारा प्रायोजित है। सम्मेलन के प्रायोजकों की सूची में बहुत प्रसिद्ध निगम हैं:



स्थल के बारे में कुछ शब्द। सम्मेलन एडिनबर्ग, पुराने शहर, सर्जन हॉल के ऐतिहासिक भाग में आयोजित किया गया था:



यह शहर अपनी सुंदरता और इससे जुड़े कई प्रसिद्ध लोगों की संख्या में है। कॉनन डॉयल, वाल्टर स्कॉट, रॉबर्ट लुईस स्टीवेन्सन, जोन राउलिंग, सीन कॉनरी। वे और अन्य ऐतिहासिक आंकड़े आपको इस शहर में बताने में प्रसन्न होंगे। स्कॉटलैंड सुनते ही सबसे पहले दिमाग में आता है व्हिस्की। यहाँ आप समझते हैं कि व्हिस्की स्कॉटलैंड की संस्कृति का एक अभिन्न अंग है। वह हर जगह है, यहां तक ​​कि सम्मेलन में भाग लेने वाले भर्ती में एकल माल्ट व्हिस्की की एक छोटी बोतल थी:



छात्र प्रतियोगिता के मुख्य वक्ताओं और विजेताओं को शानदार व्हिस्की की एक पूर्ण आकार की बोतल मिली।

कुंजी पत्रों

एचडब्ल्यू / एसडब्ल्यू कोडसाइन को एक व्यापक दृष्टिकोण

डेविड जे। काक (इंटेल फेलो) ने अपनी रिपोर्ट में औपचारिक तरीकों से कंप्यूटर सिस्टम के विश्लेषण के विषय को छुआ। कंप्यूटर सिस्टम के मापदंडों का अनुकूलन मुख्य रूप से अनुभवजन्य तरीकों द्वारा किया जाता है। डेविड काक गैर-समीकरणों की एक प्रणाली द्वारा वर्णित एचडब्ल्यू / एसडब्ल्यू प्रणाली के गणितीय मॉडल के निर्माण के लिए एक पद्धति प्रदान करता है। केप सॉफ़्टवेयर सिस्टम में कार्यप्रणाली को लागू किया गया था, जो कंप्यूटर सिस्टम डिज़ाइन समस्याओं के इष्टतम समाधान की खोज को तेज करता है।

मोबाइल कंप्यूटिंग के लिए समानांतर प्रोग्रामिंग

सेलिन कैसक्वल (क्वालकॉम सिलिकॉन वैली रिसर्च सेंटर में इंजीनियरिंग के निदेशक) ने मोबाइल उपकरणों पर कंप्यूटिंग को समानांतर बनाने की समस्याओं के बारे में बात की। मोबाइल डिवाइस उपयोग परिदृश्यों पर शोध करने के बाद, क्वालकॉम मोबाइल सॉफ्टवेयर स्टैक की अपनी दृष्टि प्रदान करता है:



सिस्टम का एक प्रमुख घटक MARE - मल्टीकोर एसिंक्रोनस रनटाइम एनवायरनमेंट है। MARE समवर्ती प्रोग्रामिंग के लिए एक C ++ API और एक रनटाइम वातावरण प्रदान करता है जो विषम SoC द्वारा प्रोग्राम निष्पादन को अनुकूलित करता है। हम कह सकते हैं कि यह इंटेल थ्रेडिंग बिल्डिंग ब्लॉक्स (Intel TBB) का एक एनालॉग है।

समानांतर आर्किटेक्चर में स्वचालित संसाधन प्रबंधन की ओर

प्रति स्टैनस्ट्रम (चैलर्स प्रौद्योगिकी विश्वविद्यालय, स्वीडन), ने अपनी रिपोर्ट में टुवर्ड्स इन ऑटोमैटिक रिसोर्स मैनेजमेंट इन पैरलल आर्किटेक्चर, कुछ चुनौतियों को संबोधित किया, जिन्हें समानांतर आर्किटेक्चर के विकास में वर्तमान रुझानों से सामना करना होगा।
पूर्वानुमान के अनुसार, प्रोसेसर में कोर की संख्या आने वाले वर्षों में रैखिक रूप से बढ़ेगी और 2020 तक 100 कोर तक पहुंच जाएगी। इसी समय, ऊर्जा प्रतिबंधों को कड़ा किया जाएगा। कोर की संख्या में वृद्धि के बावजूद, मेमोरी बैंडविड्थ में वृद्धि धीमी हो रही है। प्रोसेसर संसाधनों के कुशल उपयोग को प्राप्त करने के लिए, आपको कार्यक्रमों को अधिकतम करने की आवश्यकता है।
प्रोग्रामर प्रोग्राम को समानांतर करता है, कंपाइलर प्रोग्राम को समानांतर कंप्यूटिंग के एक निश्चित मॉडल पर मैप करता है, रनटाइम बैलेंसिंग करता है। विषम प्रोसेसर में अच्छी ऊर्जा दक्षता क्षमता होती है। समानांतर आर्किटेक्चर के लिए, मेमोरी सबसिस्टम की गति एक तीव्र समस्या बन जाएगी। अध्ययनों के अनुसार, मेमोरी और कैश में डेटा का एक बड़ा प्रतिशत डुप्लिकेट है। प्रति Ststrström आखिरी स्तर कैश (LLC) के रूप में संपीड़न कैश का उपयोग करने का सुझाव देता है। इस तरह के कैश का उपयोग करते समय, प्रोग्राम निष्पादन का एक दुगुना त्वरण मनाया जाता है।

कुंजी पत्रों

रिपोर्ट को अनुभागों में विभाजित किया गया था:

• संकलनकर्ता
• शक्ति और ऊर्जा
• GPU और ऊर्जा
• मेमोरी सिस्टम प्रबंधन
• रनटाइम और शेड्यूलिंग
• कैश और मेमोरी पदानुक्रम
• GPU
• नेटवर्किंग, डीबगिंग और माइक्रोआर्किटेक्चर
• संकलक अनुकूलन

यह चुनना आवश्यक था कि किन वर्गों का दौरा करना है, क्योंकि वर्गों का हिस्सा एक साथ चला गया।
नीचे वे अनुभाग हैं जो मैंने देखे थे और वे रिपोर्टें जिनमें मेरी रुचि थी।

संकलनकर्ता

एक दिलचस्प रिपोर्ट थी “रिवाइवल पॉइंटर-सेंसिटिव पॉइंटर एनालिसिस बाई ग्राफ-रिवर्टिंग” (इंडियन इंस्टीट्यूट ऑफ साइंस, बैंगलोर)। "फ्लो-सेंसिटिव पॉइंटर एनालिसिस" का मतलब है कि जिस क्रम में ऑपरेशन किए जाते हैं, उसके आधार पर पॉइंटर विश्लेषण करना। कार्यक्रम में प्रत्येक बिंदु पर, "अंक-से" के एक सेट की गणना की जाती है। इसके विपरीत, फ्लो-इनसेन्सिटिव पॉइंटर एनालिसिस के साथ, पूरे प्रोग्राम के लिए पॉइंट-टू का एक सेट बनाया गया है। अलियासिंग के लिए पॉइंटर्स का विश्लेषण एक ग्राफ पर किया जा सकता है, जहाँ कोने प्रोग्राम वैरिएबल हैं, और आर्क एक प्रकार के वेरिएबल्स के बीच संबंध हैं: एड्रेस लेना, पॉइंटर कॉपी करना, पॉइंटर द्वारा डेटा डाउनलोड करना, पॉइंटर द्वारा डेटा लिखना। रिपोर्ट के लेखकों ने दिखाया कि इस ग्राफ को कुछ नियमों के अनुसार संशोधित करके, आप एक ग्राफ प्राप्त कर सकते हैं, जिस पर आप पॉइंटर्स के समानांतर विश्लेषण कर सकते हैं।

GPU और ऊर्जा

एक दिलचस्प रिपोर्ट "समानांतर फ्रेम रेंडरिंग: एक मोबाइल GPU पर ऊर्जा के लिए ट्रेडिंग रिस्पांसिबिलिटी" (यूनिवर्सिटैट पोलिटेकिनिका डी कैटलुन्या, इंटेल) एकीकृत ग्राफिक्स के साथ मोबाइल प्रोसेसर पर फ्रेम गणना के समानांतरकरण और डेवलपर्स के सामने आने वाली समस्याओं पर।

सॉफ्टवेयर-हार्डवेयर सह-डिजाइन (ऑबर्न यूनिवर्सिटी, कॉलेज ऑफ विलियम एंड मैरी, ओक्रीज नेशनल लैब) के माध्यम से GPU ऊर्जा दक्षता के लिए हाइब्रिड मेमोरी की खोज DRAM + PCM हाइब्रिड मेमोरी के अध्ययन पर रिपोर्ट है, जो सिर्फ DRAM या PCM से कम बिजली की खपत करता है, DRAM से केवल 2% कम का प्रदर्शन होना। चरण परिवर्तन मेमोरी (पीसीएम) बिजली की खपत में DRAM से बेहतर है, लेकिन प्रदर्शन में बदतर है।

रनटाइम और शेड्यूलिंग

"सिंगल-ISA हेट्रोजीनस मल्टी-कोर्स पर फेयरनेस-अवेयर शेड्यूलिंग" (गेन्ट यूनिवर्सिटी, इंटेल) - शेड्यूलिंग थ्रेड्स के पारंपरिक तरीके विषम बहु-कोर प्रोसेसर के लिए पूरी तरह उपयुक्त नहीं हैं। रिपोर्ट में थ्रेड्स के गतिशील प्रेषण का वर्णन है, जो प्रत्येक थ्रेड के निष्पादन में समान प्रगति को प्राप्त करने की अनुमति देता है, जो समग्र रूप से एप्लिकेशन के प्रदर्शन को सकारात्मक रूप से प्रभावित करता है।

"मल्टीकोर प्रोसेसर पर क्रॉस-कोर प्रदर्शन हस्तक्षेप की भविष्यवाणी करने के लिए एक अनुभवजन्य मॉडल" (कम्प्यूटिंग प्रौद्योगिकी संस्थान, न्यू साउथ वेल्स विश्वविद्यालय, हुआवेई) अन्य अनुप्रयोगों के साथ संयुक्त रूप से चलाने पर एक फ़ंक्शन प्राप्त करने के लिए मशीन सीखने के तरीकों का उपयोग होता है।

नेटवर्किंग, डिबगिंग और माइक्रोआर्किटेक्चर

ए डिबगिंग टेक्नीक फॉर ए हर पैरेलल प्रोग्रामर (इंटेल) की एक रिपोर्ट में दिखाया गया है कि कैसे समवर्ती प्रेडिकेट्स (सीपी) तकनीक का उपयोग करने से बहु-थ्रेडेड अनुप्रयोगों में बग की प्रजनन क्षमता में काफी वृद्धि हो सकती है। असली कीड़े का विश्लेषण करने के लिए इस तकनीक को लागू करने के परिणामों से प्रभावित:



तीसरा स्तंभ सीपी तकनीक के बिना बग खेलने की संभावना है। चौथा स्तंभ CP तकनीक का उपयोग कर रहा है।

संकलक अनुकूलन

"वेक्टराइज़ेशन पास्ट डिपेंडेंट ब्रांचेज थ्रू वीक्यूलेशन" (टेक्सास विश्वविद्यालय - सैन एंटोनियो, कोलोराडो विश्वविद्यालय) लूप बॉडी में सरल सशर्त संक्रमण के साथ SIMD लूप वेक्टराइजेशन पर एक रिपोर्ट है। लूप में एक पथ होता है जिसे वेक्टर किया जा सकता है और जिसे क्रमिक पुनरावृत्तियों में निष्पादित किया जाता है। इस पथ के आधार पर, एक नया चक्र बनाया जाता है। यदि लूप के निष्पादन के दौरान एक स्थिति उत्पन्न होती है जब कुछ क्रमिक पुनरावृत्तियों में विभिन्न पथ निष्पादित किए जाएंगे, तो इन पुनरावृत्तियों को मूल अनमॉडिफाइड लूप द्वारा निष्पादित किया जाएगा।

सबसे अच्छी रिपोर्ट

मुख्य रिपोर्टों के अलावा, सर्वश्रेष्ठ रिपोर्टों का एक सत्र आयोजित किया गया था। इनमें से, मैं दो रिपोर्टों को उजागर करना चाहूंगा:

• "नॉन-मोनोटोनिक कोर सिलेक्शन और एप्लीकेशन स्टीयरिंग इन हिटरोगीनस चिप मल्टीप्रोसेसर" का एक एकीकृत दृश्य "(क्वालकॉम, नॉर्थ कैरोलिना स्टेट यूनिवर्सिटी) - एक विषम प्रोसेसर के इष्टतम मापदंडों को खोजने पर एक अध्ययन। यह गतिशील रूप से एप्लिकेशन की अड़चनों का पता लगाने और एक से दूसरे स्थान पर अनुप्रयोग प्रसंस्करण थ्रेड को स्थानांतरित करने के लिए एक प्रणाली का वर्णन करता है ताकि बाधाओं को समाप्त किया जा सके।
• चिप-मल्टीप्रोसेसर में "श्रीमती-सेंट्रिक पावर-अवेयर थ्रेड प्लेसमेंट" (आईबीएम) - मल्टी-कोर प्रोसेसर में, कोर की वोल्टेज / आवृत्ति को गतिशील रूप से बदलकर या कोर को अक्षम करके ऊर्जा की खपत को कम किया जा सकता है। रिपोर्ट ने जांच की कि कैसे इन तकनीकों का एक साथ और व्यक्तिगत रूप से उपयोग करके, शक्ति-प्रदर्शन अनुपात में एक महत्वपूर्ण सुधार प्राप्त किया जा सकता है।

निष्कर्ष

सम्मेलन का समग्र प्रभाव सकारात्मक है। बड़ी संख्या में दिलचस्प रिपोर्ट। यह समझना कि अकादमिया और बड़े निगमों में क्या हो रहा है। जिन लोगों के साथ चैट करना दिलचस्प था। उपयोगी संपर्क किए गए। हम सुव्यवस्थित सांस्कृतिक कार्यक्रम से प्रसन्न थे: रात्रिभोज और शहर के दौरे, संग्रहालय। सर्जरी के संग्रहालय में पार्टी के बाद शल्य चिकित्सा द्वारा प्रदर्शित प्रदर्शनों के एक व्यापक संग्रह के साथ भावनाओं का एक तूफान हुआ। लोहे की नसों वाले लोगों के लिए, एडिनबर्ग के कालकोठरी के एक रात के दौरे का आयोजन किया गया था। छात्र कार्य प्रतियोगिता में रूस (MIPT और ICST) के लोगों से मिलना अच्छा रहा।
सम्मेलन अगले साल कनाडा के एडमॉन्टन में आयोजित किया जाएगा। आयोजकों ने समान स्तर पर एक सम्मेलन आयोजित करने का वादा किया।

संदर्भ

PACT 2013 होम
PACT 2013 कार्यक्रम
PACT 2014 होम