विफलता के जोखिम के लिए डिजिटल सर्किट का विश्लेषण

डिजिटल सर्किट के संचालन का अनुकरण करने के लिए इस्तेमाल किया गया बूलियन बीजगणित तार्किक तत्वों के संक्रमण समय (या जड़ता) को ध्यान में नहीं रखता है (उदाहरण के लिए, "AND", "OR") एक राज्य से दूसरे में (उदाहरण के लिए, 0 से 1 तक)। ऐसे मामलों में जहां तत्व के अंदर संकेत का प्रसार समय पर्याप्त रूप से कम है, संक्रमण की देरी को नजरअंदाज किया जा सकता है। लेकिन वास्तविक सर्किट में इनपुट सिग्नल परिवर्तन की आवृत्ति में वृद्धि के साथ, इसके तत्वों के अंदर सिग्नल के प्रसार समय का प्रभाव प्रभावित होने लगता है। इस तरह की देरी डिवाइसों के अस्थिर संचालन को जन्म दे सकती है (यानी, सर्किट नोड्स के माध्यम से क्रमिक पारित होने के बाद संकेतों में, सर्किट के मॉडल द्वारा विचार नहीं किए गए संक्रमण, जिसे दोष कहा जाता है, प्रकट होता है)। आधुनिक प्रोसेसर के कई निर्माता गुप्त रखते हैं कि वे गीगा के आदेश की आवृत्तियों पर देरी के कारण विफलताओं से कैसे निपटते हैं। आखिरकार, ऑपरेशन के इस मोड में बोर्ड पर कई करीबी झुकता एक साधारण कंडक्टर पहले से ही अधिष्ठापन में बदल रहा है।

विफलता के जोखिमों के लिए सबसे सरल योजनाओं का विश्लेषण करने के लिए, वे आमतौर पर समय चार्ट विधि का उपयोग करते हैं, जो पहले से ही क्लासिक बन गया है। प्रत्येक नोड में संकेतों को एक दूसरे के तहत सख्ती से खींचा जाता है; जहां आवश्यक हो, एक राज्य से दूसरे राज्य में संक्रमण में एक कृत्रिम देरी की जाती है, और फिर बूलियन प्रतिनिधित्व के अनुसार आउटपुट सिग्नल का निर्माण किया जाता है। यह विधि इस रूप में अच्छी नहीं है कि इसके लिए ग्राफ़ के साथ काम करने की आवश्यकता होती है, जो प्राप्त संकेतों में त्रुटि का परिचय दे सकता है। और हमें यह जानने की जरूरत है कि क्या विफलता होगी, और यह कैसा दिखेगा।

2005 में, मैंने इस विषय को छुआ और अंग्रेजी में इस लेख में अपने विचार व्यक्त किए। हालांकि, मेरे अच्छे दोस्त ने मुझे उपयोगकर्ताओं के साथ चर्चा के लिए हबराब्र में लिखने की सलाह दी।

इस विषय में, सर्किट का विश्लेषण करने की प्रक्रिया को ग्राफिकल प्रतिनिधित्व से गणितीय प्रतिनिधित्व में स्थानांतरित किया जाता है। इस मामले में, पैरामीटर "समय" को अंकगणित वाले तार्किक संचालनों को बदलकर बूलियन बीजगणित में पेश किया जाता है। विश्लेषण की सादगी के लिए, अतुल्यकालिक लोगों पर विचार किया जाता है, अर्थात एक बाहरी (सिंक्रनाइज़ या टाइमिंग) सिग्नल, डिजिटल सर्किट द्वारा अनियंत्रित।

चलिए शुरू करते हैं ...

1. बूलियन कार्यों के तार्किक प्रतिनिधित्व से अंकगणितीय प्रतिनिधित्व के लिए संक्रमण

एक संख्यात्मक सेट पर विचार करें । यह उनमे से नकार, संयोजन, अव्यवस्था और उत्पन्न होने के संचालन को परिभाषित करता है (उदाहरण के लिए, निहितार्थ, वैकल्पिक अव्यवस्था, आदि)। हम सेट एम पर अंकगणितीय के संदर्भ में इन तार्किक कार्यों को व्यक्त करते हैं:
(1)

हमें मॉर्गन कानून का न्याय दिखाते हैं :


नियम को अभिव्यक्तियों में जोड़ें (1)
(2)
सभी सकारात्मक पूर्णांक मीटर के लिए , जिसकी वैधता स्पष्ट है।

एक बूलियन फ़ंक्शन के लिए अभिव्यक्ति, जो सर्किट के इनपुट संकेतों का एक फ़ंक्शन है, अब अंकगणितीय संचालन और नियम (2) के नियमों के अनुसार सरल किया जा सकता है। सरलीकरण के बाद, बूलियन प्रतिनिधित्व पर वापस जाएं। इसी समय, न्यूनतम गणना प्रक्रिया को प्रतीकात्मक गणनाओं को आगे बढ़ाकर स्वचालित किया जा सकता है।

2. बूलियन बीजगणित में "समय" पैरामीटर दर्ज करना

जैसा कि आप जानते हैं, एक यूनिट स्टेप फंक्शन या हीविसाइड फंक्शन को वास्तविक संख्याओं के सेट पर परिभाषित किया जाता है और सेट M से संबंधित संख्या लौटाता है:


चलो वर्तमान समय को निरूपित करते हैं। ध्यान दें कि फ़ंक्शन h को स्विचिंग फ़ंक्शन भी कहा जाता है। निम्नलिखित कथन स्पष्ट है: एक तर्क सर्किट में कोई भी संकेत जिसमें एक तार्किक स्थिति से दूसरे में एक संक्रमण शामिल है, को संगत तर्क के साथ लिए गए हीविसाइड कार्यों के योग-अंतर के रूप में दर्शाया जा सकता है।

एक स्पष्ट नियम फ़ंक्शन एच के लिए है
(3)
जहाँ - समय में बिंदु जब एक संकेत बदलता है। नियम (3) से (1) और (2) जोड़ें।

अब, तर्क सर्किट के इनपुट संकेतों के लिए विश्लेषणात्मक अभिव्यक्ति को जानते हुए, हम आउटपुट सिग्नल के फ़ंक्शन का रूप पा सकते हैं।

3. सर्किट के तर्क तत्वों में देरी

तर्क तत्व में सिग्नल देरी को मॉडल करना सुविधाजनक है क्योंकि हीविसाइड फ़ंक्शन के तर्क और विलंब की अवधि के बीच का अंतर (क्योंकि मौजूदा तर्क तत्वों के लिए, किनारे में देरी (0 से 1 में संक्रमण) और गिरावट (1 से 0 तक संक्रमण) ज्यादातर समान हैं)। इस प्रकार, सर्किट के किसी भी वास्तविक तर्क तत्व को प्रत्येक इनपुट के लिए "शुद्ध" देरी के लिंक की एक श्रृंखला कनेक्शन और एक आदर्श तार्किक तत्व के रूप में तैयार किया जा सकता है (यहां देरी देरी की अवधि के बराबर है)। उदाहरण के लिए, एक देरी के साथ संयुग्मक के आउटपुट सिग्नल का समीकरण प्रवेश द्वार पर फार्म है

जहाँ और - संबंधित इनपुट संकेतों का वर्णन करने वाले कार्य।

4. असफल राज्यों को खोजने के लिए एल्गोरिथ्म

विफल राज्यों को खोजने के लिए प्रस्तावित एल्गोरिथ्म समय आरेखों की विधि के समान है; विधि का लाभ यह है कि हम संकेतों की ग्राफिक छवियों के साथ काम नहीं करते हैं, लेकिन उनकी विश्लेषणात्मक अभिव्यक्तियों के साथ (इस मामले में, विफलता के समय की विशेषताओं का विश्लेषणात्मक मूल्यांकन करना संभव हो जाता है):
1. DNF द्वारा निर्दिष्ट कुछ तार्किक अभिव्यक्ति के अनुसार अध्ययन समारोह के तहत सर्किट चलो;
2. हम इनपुट सिग्नल के कार्यों को परिभाषित करते हैं, जो कि हेवीसाइड फ़ंक्शन के माध्यम से व्यक्त की गई सत्य तालिका में परिवर्तन हैं;
3. हम सर्किट के आउटपुट सिग्नल के लिए अभिव्यक्ति की खोज करने के लिए लॉजिक सर्किट में सिग्नल के मार्ग का अनुसरण करते हैं, नियम (1) और (3) लागू करते हैं;
4. यदि परिणामी अभिव्यक्ति में हीविसाइड फ़ंक्शन अंतर होता है, तो हमारे पास एक स्थिर विफलता है; यदि देरी के तर्क के साथ एक हेडवाइड फ़ंक्शन मौजूद है, तो विफलता गतिशील है।

5. एक तार्किक सर्किट विश्लेषण का एक उदाहरण।

हम अंजीर में दिखाए गए सर्किट के लिए सत्य तालिका के 1001 सेट करने के लिए सेट 1111 से संक्रमण का अध्ययन करते हैं। 1।

अंजीर। 1. एक बूलियन फ़ंक्शन को लागू करने वाली योजना ।

निम्नानुसार इनपुट संकेतों की कल्पना करें (सादगी के लिए, हम राज्य में 5 समय इकाइयों के बराबर परिवर्तन पर विचार करेंगे):


मान लीजिए कि सभी तत्वों में समान देरी है । तो


इस प्रकार, हमें एक स्थिर विफलता मिली - हेडीसाइड कार्यों में अंतर परिणामी अभिव्यक्ति (छवि 2) में प्रवेश करता है।

अंजीर। 2. संकेत Y ( t ) का ग्राफ।

निष्कर्ष

विषय में, सर्किट के अंदर संकेतों के विश्लेषणात्मक प्रतिनिधित्व का उपयोग करके विफलता के जोखिम के लिए डिजिटल सर्किट का विश्लेषण करने के लिए एक विधि पर विचार किया गया था। इस मामले में, तार्किक संचालन को अंकगणित के साथ बदलना आवश्यक था। हीविसाइड फ़ंक्शन द्वारा एक सिग्नल स्टेट से दूसरे में संक्रमण का वर्णन किया गया था। समय आरेखों की विधि के वर्णित संशोधन का लाभ यह है कि विफलता की विशेषताओं का विश्लेषणात्मक विश्लेषण करना संभव है।