सरल एसडीआर FPGA रिसीवर

इस लेख में मैं DE0-नैनो डिबग बोर्ड के आधार पर काफी सरल एचएफ एसडीआर रिसीवर बनाने के बारे में बात करूंगा।
प्राप्त संकेतों का एक उदाहरण:



आप यहां एसडीआर तकनीक के बारे में पढ़ सकते हैं। संक्षेप में, यह एक रेडियो सिग्नल रिसेप्शन तकनीक है जिसमें बड़ी मात्रा में सूचना प्रसंस्करण डिजिटल रूप में किया जाता है। FPGAs और एक उच्च गति एडीसी के उपयोग के लिए धन्यवाद, एक रिसीवर बनाना संभव है जिसमें यहां तक ​​कि डाउनवर्ड आवृत्ति हस्तांतरण को डिजिटल रूप से निष्पादित किया जाता है। इस पद्धति को डीडीसी (डिजिटल डाउन कनवर्ज़न) कहा जाता है, इसके बारे में अधिक यहाँ और यहाँ (अधिक सिद्धांत) पढ़ा जा सकता है। इस तकनीक का उपयोग करके, आप रिसीवर को सरल कर सकते हैं, जिसमें एकमात्र एनालॉग भाग एडीसी है।

और अब मेरे रिसीवर के बारे में अधिक विस्तार से।
यह DE0-Nano डिबग बोर्ड में स्थापित Altera FPGAs पर आधारित है। शुल्क अपेक्षाकृत सस्ता है (छात्रों के लिए $ 60), हालांकि, काफी महंगा वितरण ($ 50) के साथ। अब यह रेडियो के शौकीनों के साथ अधिक लोकप्रिय हो रहा है जो FPGAs से परिचित होना शुरू कर रहे हैं।
FPGAs का मुख्य कार्य एडीसी से एक डिजिटल सिग्नल को "कैप्चर" करना है, इसे कम-आवृत्ति क्षेत्र में स्थानांतरित करें, इसे फ़िल्टर करें और परिणाम को कंप्यूटर पर भेजें। मेरे द्वारा कार्यान्वित रिसीवर के ब्लॉक आरेख में निम्नलिखित रूप हैं:


हम अनुक्रम में उन घटकों पर विचार करते हैं जो रेडियो सिग्नल और डिजिटल जानकारी से गुजरते हैं।

एंटीना

रेडियो के शौकीनों का कहना है, "एक अच्छा एंटीना सबसे अच्छा एम्पलीफायर है।" वास्तव में, बहुत कुछ एंटीना पर निर्भर करता है। सबसे दिलचस्प शॉर्टवेव संकेतों में से अधिकांश एक साधारण एंटीना (उदाहरण के लिए, तार के एक टुकड़े पर) को प्राप्त नहीं किया जा सकता है। शहर के बाहर कोई विशेष समस्याएं नहीं हैं - एक पर्याप्त लंबा तार एक अच्छा एंटीना (रिसेप्शन के लिए) के रूप में काम कर सकता है। शहर में, विशेष रूप से बड़े प्रबलित कंक्रीट घरों के अंदर, सब कुछ बहुत खराब होता है - एक लंबे एंटीना को बढ़ाया नहीं जा सकता है, और बहुत सारे परेशान शोर हैं (घरेलू उपकरण हवा पर बहुत अधिक शोर स्तर बना सकते हैं), इसलिए ऐन्टेना चुनना मुश्किल हो जाता है।
रेडियो सिग्नल प्राप्त करने के लिए, मैं एक सक्रिय फ्रेम एंटीना का उपयोग करता हूं, जिसका डिज़ाइन यहां वर्णित है ।
मेरा एंटीना इस तरह दिखता है:

वास्तव में, ऐन्टेना एक बड़ा दोलन सर्किट होता है (संधारित्र मेज पर बॉक्स के अंदर होता है)। यह बालकनी पर स्थापित है, और बहुत अच्छी तरह से काम करता है। लूप एंटीना का मुख्य लाभ यह है कि अनुनाद घटना के उपयोग के कारण, यह आपको अप्रयुक्त आवृत्तियों पर शोर को दबाने की अनुमति देता है, लेकिन एक खामी है - जब एक आवृत्ति सीमा से दूसरी आवृत्ति में बदलते हुए, आपको इसे पुनर्निर्माण करने की आवश्यकता होती है।

एडीसी

ADC चुनना आसान भी नहीं है। डायनेमिक रेंज को बढ़ाने के लिए एडीसी में उच्च बिट गहराई होनी चाहिए, और डीडीसी रिसीवर के लिए, इसकी उच्च गति भी होनी चाहिए। आमतौर पर 16-बिट रिज़ॉल्यूशन और गति वाले एडीसी> 50 MSPS अच्छे डीडीसी रिसीवर में स्थापित किए जाते हैं। हालांकि, ऐसे एडीसी की लागत $ 50 से अधिक है, और मैं प्रयोगात्मक डिजाइन में कुछ सरल करना चाहता था।
मैंने AD9200 को चुना - 200 रूबल की कीमत वाला 10-बिट 20 MSPS ADC। डीडीसी रिसीवर के लिए ये बहुत ही सामान्य विशेषताएं हैं, हालांकि, जैसा कि अभ्यास से पता चला है, एडीसी सिग्नल प्राप्त करने के लिए काफी उपयुक्त है।
ADC एक अलग बोर्ड पर स्थापित होता है, जिसे डीबगिंग में डाला जाता है:

बोर्ड के निचले हिस्से को धातुकृत किया जाता है, धातु की परत एडीसी ग्राउंड से जुड़ी होती है, जो हस्तक्षेप से भी बचाती है।

चूंकि ADC केवल सकारात्मक स्तर के संकेतों को डिजिटाइज़ करता है, और एंटीना से संकेत द्विध्रुवी होता है, इसलिए संकेत को आधे संदर्भ वोल्टेज द्वारा स्थानांतरित किया जाना चाहिए (इसके लिए प्रतिरोधों R1 और R2 का उपयोग किया जाता है)। कृत्रिम रूप से बनाया गया निरंतर घटक तब FPGA में डिजिटल सिग्नल से घटाया जाता है।

ADC FPGA में जाने के बाद आगे के सभी सिग्नल प्रोसेसिंग।
एडीसी के साथ डेटा स्ट्रीम 200 एमबीपीएस (10-बिट x 20 एमएसपीएस) है। ऐसी धारा को सीधे कंप्यूटर में स्थानांतरित करना बहुत मुश्किल है, और फिर इसे संसाधित करना भी बहुत मुश्किल है, इसलिए सिग्नल आवृत्ति को विशेष रूप से कम किया जाना चाहिए। कम आवृत्ति पर स्थानांतरित करते समय, एक "मिरर चैनल" की घटना होती है, जिसका मुकाबला करने के लिए एक द्विघात आवृत्ति रूपांतरण का उपयोग किया जाता है - सिग्नल को एक जटिल रूप (दो I / Q चैनल में विभाजन) में परिवर्तित किया जाता है। जनरेटर के सिग्नल द्वारा मूल सिग्नल को गुणा करके कम आवृत्ति पर स्थानांतरण किया जाता है। इस्तेमाल किए जाने वाले FPGA में पर्याप्त हार्डवेयर गुणक हैं, इसलिए यह कोई समस्या नहीं है।

एनसीओ

इनपुट सिग्नल को वांछित आवृत्ति में स्थानांतरित करने के लिए, इसे बनाया जाना चाहिए। इसके लिए, तैयार किए गए क्वार्टस घटक का उपयोग किया जाता है - एनसीओ (संख्यात्मक रूप से नियंत्रित थरथरानवाला)। जनरेटर के लिए एक घड़ी आवृत्ति लागू होती है, एडीसी (20 मेगाहर्ट्ज) के समान है, आवृत्ति का निर्धारण करने वाला एक मूल्य इसके नियंत्रण इनपुट को आपूर्ति किया जाता है, और वांछित आवृत्ति का एक डिजिटल साइनसॉइडल सिग्नल इसके आउटपुट पर उत्पन्न होता है, जिसे 20 मेगाहर्ट्ज की आवृत्ति पर नमूना किया जाता है। एनसीओ एक साथ कोसाइन सिग्नल उत्पन्न करने में सक्षम है, ताकि एक क्वाडरेचर सिग्नल उत्पन्न किया जा सके।

Cic फ़िल्टर

मल्टीप्लायरों के आउटपुट से जनरेटर सिग्नल के साथ मिश्रण करने के बाद, सिग्नल पहले से ही कम आवृत्ति पर स्थानांतरित हो जाता है, लेकिन फिर भी एक उच्च नमूना आवृत्ति (20 MSPS) के साथ। सिग्नल को डिकिम करने की आवश्यकता है, अर्थात, नमूनों का हिस्सा छोड़ दिया जाना चाहिए। अनावश्यक नमूनों को उसी तरह छोड़ना असंभव है, क्योंकि इससे आउटपुट सिग्नल का विरूपण होगा। इसलिए, सिग्नल को एक विशेष फिल्टर (सीआईसी फिल्टर) के माध्यम से पारित किया जाना चाहिए। इस मामले में, मैं रिसीवर के आउटपुट पर 50 kHz की सिग्नल सैंपलिंग आवृत्ति प्राप्त करना चाहता था। यह निम्नानुसार है कि आवृत्ति को कम किया जाना चाहिए (20e6 / 50e3 = 400) बार। दशमलव 2 चरणों में करना होगा - पहले 200, फिर 2 बार।
पहला चरण CIC फ़िल्टर है। मैंने 5-स्टेज फिल्टर का इस्तेमाल किया।
ऑपरेशन के परिणामस्वरूप, CIC फ़िल्टर सिग्नल बैंड को कम करके आउटपुट सिग्नल की थोड़ी गहराई बढ़ाता है। अपने रिसीवर के साथ, मैंने कृत्रिम रूप से इसे 16 बिट तक सीमित कर दिया।
चूंकि रिसीवर में दो चैनल हैं, दो फिल्टर भी आवश्यक होंगे।
दुर्भाग्य से, CIC फ़िल्टर में आउटपुट की आवृत्ति आवृत्ति (100 kHz) के निकट होने पर 0 की ओर झुकाव वाली एक स्थिर आवृत्ति प्रतिक्रिया होती है। इसकी वक्रता की क्षतिपूर्ति करने के लिए, निम्नलिखित फ़िल्टर का उपयोग किया जाता है।

मुआवजा एफआईआर फिल्टर

सीआईसी फिल्टर की आवृत्ति प्रतिक्रिया में कमी के लिए क्षतिपूर्ति करने के लिए और एक और डिकमीशन चरण (दो बार) करने के लिए इस फिल्टर की आवश्यकता होती है। इस फिल्टर के लिए अल्टरा ने पहले से ही गणना पद्धति का ध्यान रखा है - जब CIC फ़िल्टर बनाते हैं, तो Matlab के लिए एक प्रोग्राम स्वतः उत्पन्न होता है, जिसे आप क्षतिपूर्ति फ़िल्टर के लिए गुणांक उत्पन्न कर सकते हैं।
सीआईसी, एफआईआर और परिणामस्वरूप परिणाम की आवृत्ति प्रतिक्रिया देखें (मैटलैब के लिए एक ही कार्यक्रम रेखांकन बनाता है):

यह देखा जा सकता है कि 25 kHz की आवृत्ति पर, CIC फ़िल्टर 20 dB द्वारा संकेत को दर्शाता है, जो कि बहुत अधिक है, हालांकि, FIR फ़िल्टर के उपयोग के साथ, क्षीणन केवल 10 dB है, और कम दक्षता पर व्यावहारिक रूप से कोई क्षीणन नहीं है।
एफआईआर फिल्टर के उत्पादन में, खाते में गिरावट को ध्यान में रखते हुए, 50 kHz के संकेत की एक नमूना आवृत्ति होगी।
400 बार सिग्नल को तुरंत डिक्रिप्ट करना असंभव क्यों था? यह इस तथ्य के कारण है कि एफआईआर फिल्टर की कटऑफ आवृत्ति इसके उत्पादन का 1/4 होना चाहिए। इस मामले में, फिल्टर इनपुट पर नमूना आवृत्ति, इसके इनपुट के अनुसार, 100 kHz है। इसके परिणामस्वरूप, कटऑफ की आवृत्ति सिर्फ 25 kHz होगी, जैसा कि ऊपर के ग्राफ़ में देखा जा सकता है।
दोनों फिल्टर पूर्वनिर्मित क्वार्टस घटक हैं।

कंप्यूटर में डेटा ट्रांसफर करना

प्राप्त डेटा स्ट्रीम ((16 + 16) बिट x 50 KSPS = 1.6 Mbit) को कंप्यूटर में स्थानांतरित किया जाना चाहिए। मैंने ईथरनेट के माध्यम से डेटा ट्रांसफर करने का फैसला किया। डीबग बोर्ड पर ऐसा कोई इंटरफ़ेस नहीं है। PHY कंट्रोलर के साथ एक अलग बोर्ड बनाना, Nios सॉफ्ट प्रोसेसर शुरू करना और उनके माध्यम से डेटा ट्रांसफर करना सबसे सही होगा। हालांकि, यह डिजाइन को बहुत जटिल करता है। मैं सरल तरीके से गया - ईथरनेट पैकेट FPGA पर ही बन सकते हैं, इसलिए आप 10 Mbit की गति से डेटा स्थानांतरित कर सकते हैं। इस मामले में, ईथरनेट केबल एक अलगाव ट्रांसफार्मर के माध्यम से FPGA टर्मिनलों से जुड़ा हुआ है। ऑपरेशन के इस सिद्धांत के साथ परियोजनाओं को यहां और यहां देखा जा सकता है ।
एक आधार के रूप में, मैंने पहली परियोजना को चुना, आंशिक रूप से इसे अंतिम रूप देते हुए। प्रारंभिक परियोजना में, FPGA निर्दिष्ट आईपी और मैक पते के साथ कंप्यूटर पर एक विशिष्ट यूडीपी पैकेट भेजता है। परिवर्तन के बाद, ट्रांसमीटर का ईथरनेट मॉड्यूल 1024 बाइट्स को प्रसारित कर सकता है, उन्हें रैम से पढ़ना। परिणामस्वरूप, फ़िल्टर आउटपुट से लिए गए 16-बिट सिग्नल मानों के 256 जोड़े एक पैकेट में कंप्यूटर को भेजे जाते हैं। चूंकि डेटा लगातार एडीसी से प्राप्त किया जाता है, और इसे कंप्यूटर में बैचों में भेजने के लिए आवश्यक है, मुझे डबल मेमोरी बफ़रिंग को लागू करना था - जबकि एक रैम भर रहा है, दूसरी रैम से डेटा ईथरनेट के माध्यम से प्रेषित होता है। पहली रैम भरी होने के बाद, दोनों रैम "स्वैप" हैं, जिसके लिए एक काफी सरल नियंत्रण मॉड्यूल जिम्मेदार है।
चूंकि फ़िल्टर आउटपुट पर डेटा 16 बिट मूल्यों की एक जोड़ी से एक धारा द्वारा प्रेषित होता है, और अलग-अलग बाइट्स ईथरनेट के माध्यम से प्रेषित होते हैं, इसलिए स्ट्रीम को संरचना में बदलने के लिए एक मॉड्यूल पेश किया गया है, जो 32 बिट 50 KSPS स्ट्रीम को 8 200 200PSPS बिट में परिवर्तित करता है।

जैसा कि यह पता चला है, यदि आप 1.6 Mbit की गति के साथ एक डेटा स्ट्रीम संचारित करते हैं, तो जिस डिवाइस से रिसीवर जुड़ा हुआ है, वह भी इसका पता नहीं लगाता है (कोई लिंक नहीं)। यह इस तथ्य के कारण है कि डेटा पैकेट लगभग 5 एमएस की अवधि के साथ प्रेषित होते हैं, और अन्य नेटवर्क डिवाइस को कनेक्शन की गति (10 Mbit) बताने के लिए, आपको प्रत्येक 8-24 एमएस में एक विशेष शॉर्ट पल्स (एनएलपी) प्रसारित करना होगा। पैकेट ट्रांसमिशन की उच्च आवृत्ति के कारण, ईथरनेट मॉड्यूल के पास इन दालों को संचारित करने का समय नहीं होता है, और ऑटोनगोटेशन नहीं होता है।
इसलिए, विपरीत डिवाइस के लिए अभी भी कनेक्शन की गति निर्धारित करने में सक्षम होने के लिए, रिसीवर को चालू करने पर पैकेट ट्रांसमिशन आवृत्ति (4 बार से) को अस्थायी रूप से कम करने के लिए पर्याप्त है, जिसके कारण ईथरनेट मॉड्यूल एनएलपी दालों को प्रसारित करने का प्रबंधन करता है।

कंप्यूटर से डेटा प्राप्त करें

रिसीवर को नियंत्रित करने के लिए (ट्यूनिंग आवृत्ति सेट करने के लिए), एक निश्चित मूल्य को इसे प्रेषित किया जाना चाहिए, जिसका उपयोग एनसीओ आवृत्ति सेट करने के लिए किया जाएगा।
इस मान को प्राप्त करने के लिए, उपरोक्त साइट से घटक का उपयोग किया जाता है, डेटा प्राप्त करने के लिए संशोधित किया जाता है, और उन्हें 24 बिट संख्या के रूप में आउटपुट किया जाता है। चूंकि रिसीवर और ट्रांसमीटर मॉड्यूल एक दूसरे से जुड़े नहीं हैं, इसलिए एआरपी को लागू करना असंभव है, और वास्तव में इसका मतलब है कि रिसीवर के पास आईपी और मैक पता नहीं होगा। यदि आप नेटवर्क पर प्रसारण पैकेट भेजते हैं, तो आप इसकी जानकारी स्थानांतरित कर सकते हैं।
भौतिक रूप से, ट्रांसमीटर के मामले में, नेटवर्क तार एक ट्रांसफॉर्मर के माध्यम से डिबग बोर्ड से जुड़ा होता है। हालांकि, यहां अब मनमानी FPGA आउटपुट से कनेक्ट करना संभव नहीं है, क्योंकि सिग्नल काफी छोटा है। आपको पिंस का उपयोग करने की आवश्यकता है जो LVDS इंटरफ़ेस का समर्थन करते हैं - यह अंतर है।

FPGA कार्यक्रम द्वारा उपयोग किए जाने वाले संसाधन:
- 5006 ले
- 68 9-बिट मल्टीप्लायर (उनमें से 64 का उपयोग एफआईआर फिल्टर में किया जाता है)।
- 16.826 बिट मेमोरी (8 एम 9 के ब्लॉक)।

क्वार्टस परियोजना परियोजना दृश्य:

कंप्यूटर पर डाटा प्रोसेसिंग करना

कंप्यूटर द्वारा डेटा प्राप्त करने के बाद, इसे संसाधित करने की आवश्यकता होती है। तैयार कार्यक्रम लेना सबसे अच्छा है। आमतौर पर, एसडीआर कार्यक्रमों में वे आवश्यक डिजिटल फिल्टर लागू करते हैं, ध्वनि बनाने के लिए डिज़ाइन किए गए एल्गोरिदम और इसे फ़िल्टर करते हैं, प्राप्त सिग्नल का एफएफटी, इसके स्पेक्ट्रम और "झरना" का निर्माण।
मैं HDSDR और SDRSharp प्रोग्राम का उपयोग करता हूं, दोनों एक ही एक्सटीआईओ लाइब्रेरी (विनरड प्रारूप) का उपयोग करके डेटा इनपुट का समर्थन करते हैं। पुस्तकालय सॉफ्टवेयर आवश्यकताओं को अच्छी तरह से प्रलेखित किया जाता है ।
यहां इस तरह की लाइब्रेरी बनाने का एक उदाहरण है। मैंने इस उदाहरण को रिड्यूस किया, इसमें नेटवर्क से डेटा का रिसेप्शन जोड़ा, दो पैकेट (एक समय में प्रोग्राम कम से कम 512 जोड़े के क्रश करता है), उन्हें प्रोग्राम में भेज रहा है, और प्रोग्राम में आवृत्ति बदलते समय एनसीओ के लिए गणना मूल्य के साथ एक प्रसारण पैकेट को प्रसारित करता है। इससे पहले, मुझे कभी भी पुस्तकालयों का निर्माण नहीं करना पड़ा, और सी ++ में मैं मजबूत नहीं हूं, इसलिए यह पुस्तकालय में लिखा जा सकता है, बिल्कुल भी नहीं।
चूंकि रिसीवर फिल्टर के आउटपुट में I / Q संकेतों की नमूना आवृत्ति 50 kHz है, इसलिए रिसेप्शन प्रोग्राम में समीक्षा के लिए 50 kHz का एक बैंड उपलब्ध होगा। (NCO द्वारा उत्पन्न आवृत्ति का N 25 kHz)।

इकट्ठे रिसीवर इस तरह दिखता है:

रोकनेवाला ट्रांसफॉर्मर के मध्यबिंदुओं को 3.3 V सर्किट बोर्ड से जोड़ता है - यह नेटवर्क पर डेटा के रिसेप्शन और ट्रांसमिशन में सुधार करता है।

रिसीवर पूरी तरह से इकट्ठा होने और सभी कार्यक्रमों को लिखे जाने के बाद, यह पता चला कि संवेदनशीलता पर्याप्त नहीं है। यहां तक ​​कि एक सक्रिय एंटीना को केवल उच्च शक्ति पर संचालित होने वाले शौकिया रेडियो प्रशंसकों से प्रसारण रेडियो स्टेशन और संकेत प्राप्त हुए।
जहां तक ​​मैं समझता हूं, यह एडीसी की कम क्षमता के कारण है। संवेदनशीलता बढ़ाने के लिए, मुझे बीएफ 988 ट्रांजिस्टर (एक छोटे धातु बॉक्स के अंदर स्थित) पर एक अतिरिक्त एम्पलीफायर बनाना पड़ा। एम्पलीफायर रिसीवर की संवेदनशीलता को महत्वपूर्ण रूप से बढ़ाने में सक्षम था।
संपूर्ण संरचना की उपस्थिति:


पावर सप्लाई यूनिट एंटीना एम्पलीफायर को पावर देने के लिए 12 वी का वोल्टेज प्रदान करता है; एक मेटल राउंड बॉक्स में कई बैंड-पास फिल्टर होते हैं जो आउट-ऑफ-बैंड सिग्नल को कम करते हैं, जो सिग्नल प्राइम को बेहतर बनाता है। मैं ध्यान देता हूं कि कई मामलों में, डीएफटी के बिना रिसेप्शन संभव है।

अब एचएफ पर क्या लिया जा सकता है, इसके बारे में। बल्कि उच्च शोर स्तर के बावजूद, बहुत सारे सिग्नल प्राप्त करना संभव है, प्रसारण रेडियो स्टेशन अच्छी तरह से प्राप्त होते हैं, शौकिया रेडियो रिसीवर खराब नहीं होते हैं।
HDSDR कार्यक्रम में संकेत प्राप्त करने का एक उदाहरण (रिसेप्शन CQ WW DX प्रतियोगिता के दौरान किया गया था):

रिसेप्शन वीडियो:


WSPRnet सिग्नल प्राप्त करने में सक्षम। WSPRnet शौकिया बीकन का एक नेटवर्क है जो स्वचालित रूप से एक दूसरे के साथ छोटे संदेशों का आदान-प्रदान करता है। प्रकाशस्तंभ से डेटा स्वचालित रूप से इंटरनेट पर प्रकाशित होता है। इस मामले में, एक विशेष कार्यक्रम स्थापित करके, आप प्राप्त संकेतों को डिकोड कर सकते हैं और उन्हें नेटवर्क पर भेज सकते हैं। साइट में एक नक्शा देखने का अवसर है, जिस पर एक निश्चित समय अंतराल के लिए बीकन के बीच के लिंक दिखाए जाते हैं।
यहाँ प्रवेश के आधे दिन के लिए मुझे क्या मिला:

डब्ल्यूएसपीआर की एक महत्वपूर्ण विशेषता एक बहुत छोटी ट्रांसमीटर शक्ति (5 डब्ल्यू से कम), संचरित संकेत का एक संकीर्ण बैंड और एक संदेश (2 मिनट) की लंबी संचरण अवधि है। डिकोडर प्रोग्राम में डिजिटल प्रोसेसिंग के लिए धन्यवाद, बहुत कमजोर सिग्नल प्राप्त हो सकते हैं। मैं ~ 2000 किमी की दूरी पर स्थित 100 mW प्रकाश स्तंभ का संकेत प्राप्त करने में सक्षम था।

JT65 हैम रेडियो के प्रति उत्साही। JT65 hams के बीच डिजिटल संचार प्रोटोकॉल में से एक है। डब्लूएसपीआर की तरह, यह कम बिजली और लंबे ट्रांसमिशन (1 मिनट) का उपयोग करता है। संदेश स्वचालित रूप से प्राप्त होते हैं, इसलिए आप रिसीवर को लंबे समय तक छोड़ सकते हैं, और फिर देख सकते हैं कि कौन प्राप्त करने में कामयाब रहा।
रिसेप्शन का उदाहरण:


डिजिटल ब्रॉडकास्टिंग (DRM)। कुछ प्रसारण रेडियो स्टेशन ध्वनि को डिजिटल रूप से प्रसारित करते हैं। किसी शहर में ऐसे सिग्नल प्राप्त करना आसान नहीं है - पर्याप्त सिग्नल स्तर नहीं है। यह एक स्टेशन स्वीकार करने में सफल रहा:


कई अन्य रेडियो सिग्नल हैं जिन्हें प्राप्त करना दिलचस्प होगा। मौसम फैक्स भी हैं, आरबीयू सटीक समय स्टेशन (66.6 kHz की अद्भुत आवृत्ति पर), और अन्य।

Quartus + स्रोत कोड और ExtIO dll के लिए प्रोजेक्ट