कोनराड जूस की विरासत: Z1 और Z3 की वास्तुकला [अनुवाद]

मूल: राउल रोजस - कोनराड ज़ूज़ लिगेसी: द आर्किटेक्चर ऑफ़ द ज़ेड 1 और जेड 3, आईईईई एनल्स ऑफ़ द हिस्ट्री ऑफ़ कंप्यूटिंग, वॉल्यूम। 19, नहीं। २, १ ९९ 1997

यह लेख 1936 से 1941 तक बर्लिन में कोनराड ज़ूस द्वारा विकसित Z1 और Z3 कंप्यूटरों की वास्तुकला का विस्तृत विवरण प्रदान करता है। जानकारी मुख्य रूप से 1941 में Zuse द्वारा दायर पेटेंट के एक विस्तृत अध्ययन से प्राप्त की गई थी। मशीन लॉजिक के एक सॉफ्टवेयर सिमुलेशन से एक गहरा मूल्यांकन प्राप्त किया गया था। Z1 पूरी तरह से यांत्रिक घटकों पर आधारित था, और Z3 में विद्युत रिले का उपयोग किया गया था, लेकिन दोनों मशीनों में एक सामान्य तार्किक संरचना और सॉफ्टवेयर मॉडल था। Z1 और Z3 में आधुनिक कंप्यूटर के ऐसे गुण हैं जैसे: मेमोरी और प्रोसेसर को अलग करना, फ्लोटिंग पॉइंट नंबरों के साथ काम करने की क्षमता, 4 बुनियादी अंकगणितीय संचालन और वर्गमूल की गणना करना। कार्यक्रमों को छिद्रित टेप पर संग्रहीत किया गया और क्रमिक रूप से पढ़ा गया। एक बाद के लेख में, मैं एक ऐतिहासिक परिप्रेक्ष्य में Z1 और Z3 की वास्तुकला की समीक्षा करूंगा, और उनकी तुलना अन्य देशों में निर्मित कंप्यूटरों से करूंगा।

परिचय

कोनराड ज़ूस को जर्मनी में एक कंप्यूटर के जनक के रूप में मान्यता प्राप्त है, और 1936 से 1938 तक निर्मित एक प्रोग्राम मशीन Z1 को दुनिया का पहला कंप्यूटर माना जाता है। अन्य देशों में, यह मान अन्य वैज्ञानिकों को दिया जाता है, और कंप्यूटर के सच्चे आविष्कारक कौन हैं, इस पर एक लंबी और तीखी बहस हुई है। कभी-कभी विवाद विशिष्ट मशीनों की तकनीकी विशेषताओं के गहरे और विस्तृत विवरण में बदल जाते हैं। उदाहरण के लिए, ENIAC (इलेक्ट्रॉनिक न्यूमेरिकल इंटीग्रेटर एंड कंप्यूटर) को "दुनिया में पहला बड़े पैमाने पर, पूरी तरह से इलेक्ट्रॉनिक कंप्यूटर" माना जाता है। ENIAC को 1943 से 1945 तक पेंसिल्वेनिया विश्वविद्यालय के मूर स्कूल ऑफ इलेक्ट्रिकल इंजीनियरिंग में बनाया गया था। उन्होंने पहली समस्या दिसंबर 1945 में हल की और फरवरी 1946 में प्रस्तुत की गई। पहले कंप्यूटर के शीर्षक के लिए एक और उम्मीदवार मार्क I , 1939 से 1944 तक हार्वर्ड विश्वविद्यालय में हावर्ड ऐकेन द्वारा बनाया गया था। मार्क I एक इलेक्ट्रोमैकेनिकल मशीन थी, यानी पहले के कंप्यूटिंग उपकरणों की तरह विशुद्ध रूप से यांत्रिक तत्वों पर नहीं, और उस समय पहले से ही उपलब्ध इलेक्ट्रॉनिक्स पर नहीं। आयोवा स्टेट कॉलेज से जॉन अटानासोव (जिसे बाद में एबीसी कहा जाता है) की मशीन, 1939 से 1944 तक निर्मित, वैक्यूम ट्यूब का उपयोग करती थी, लेकिन मशीन में वैक्टर के जोड़ और घटाव पर प्रतिबंध था, और मौजूदा संरचना सार्वभौमिक गणनाओं के लिए उपयुक्त नहीं थी। Z1 इन मशीनों के बिल्कुल विपरीत है, अधिक लचीली, जो छिद्रित टेप से पढ़े गए निर्देशों के लंबे और परिवर्तनीय अनुक्रमों को निष्पादित करने के लिए बनाई गई है। Z3 और Z4 कारें इलेक्ट्रॉनिक नहीं थीं और उनके छोटे आयाम थे। Z3 को मार्क I से पहले बनाया और सफलतापूर्वक परीक्षण किया गया था, और इसलिए इसे दुनिया में पहला प्रोग्राम योग्य कंप्यूटर नामित किया गया था। बेशक, इस लेख पर लंबे समय से चर्चा पूरी नहीं होगी, लेकिन मैं यह दिखाना चाहता हूं कि आधुनिक कंप्यूटर वास्तुकला के दृष्टिकोण से और उस समय की वास्तुकला की तुलना में ज़ूस की मशीनें कितनी उन्नत थीं।

बर्लिन पॉलिटेक्निक में एक छात्र के रूप में ज़ुसे ने 1930 के दशक में कंप्यूटर पर काम करना शुरू किया। उन्होंने महसूस किया कि वह गणितीय कार्यों के अनुक्रम को करने में सक्षम एक ऑटोमेटन का निर्माण कर सकते हैं जो गणितीय तालिकाओं के निर्माण के लिए आवश्यक हैं। सिविल इंजीनियरिंग से आने वाले, उन्हें इलेक्ट्रॉनिक्स के क्षेत्र में अनुभव था, लेकिन पारंपरिक मैकेनिकल कैलकुलेटर में इस्तेमाल की जाने वाली तकनीकों से परिचित नहीं थे। हालांकि, ज्ञान की इस कमी ने उन्हें एक फायदा दिया, क्योंकि वह मशीन अंकगणित के सभी मुद्दों पर पुनर्विचार करने और नए मूल समाधान खोजने में सक्षम था।

Zuse ने दो मुख्य विचारों के आधार पर अपनी पहली प्रायोगिक कंप्यूटिंग मशीन बनाने का फैसला किया:

• मशीन को बाइनरी में काम करना होगा
• गणना और नियंत्रण डेटा को स्मृति में साझा किया जाना चाहिए

एक साल पहले, जॉन वॉन न्यूमैन ने मेमोरी-शेयरिंग प्रोसेसर के साथ कंप्यूटर वास्तुकला के लाभ के बारे में बताया। त्सू एक ही निष्कर्ष पर आया था। यह ध्यान दिया जाना चाहिए कि चार्ल्स बैबेज पिछली सदी में अपने विश्लेषणात्मक इंजन को डिजाइन करते समय एक ही निष्कर्ष पर आए थे। 1936 में, Zuse ने अपनी मशीन के लिए मेमोरी पर काम पूरा किया, और इसका नाम Speicherwerk (जर्मन: स्टोरेज) रखा - स्पाईचर शब्द का उपयोग एंथ्रोपोमोर्फिक टर्म मेमोरी (अंग्रेजी - मेमोरी) के बजाय जर्मनी में किया गया था, जिसे वॉन न्यूमैन ने पेश किया था, जबकि बैबेज ने उपयोग किया था टर्म स्टोर। मेमोरी एक यांत्रिक उपकरण था, लेकिन सामान्य प्रकार का नहीं। गियर्स का उपयोग करने के बजाय (वे पिछली सदी में बैबेज द्वारा उपयोग किए गए थे), ज़्यूस ने धातु की रेलिंग फिसलने पर तार्किक और अंकगणितीय संचालन लागू किया। रेकी दो दिशाओं (प्रत्यक्ष और रिवर्स) में से एक में स्थानांतरित हो सकती है और इसलिए एक द्विआधारी तंत्र थे। Z1 प्रोसेसर को मेमोरी बनाने के 5 महीने बाद बनाया गया था। स्मृति के साथ काम करते समय, वह बेहद अविश्वसनीय थे। मुख्य समस्या समय की सटीकता थी, जो चलती भागों पर अत्यधिक यांत्रिक तनाव को रोकने के लिए आवश्यक है। यह ध्यान रखना दिलचस्प है कि उसी वर्ष, जब Tsuse ने मेमोरी पर काम करना समाप्त कर दिया, एलन ट्यूरिंग ने अपने ग्राउंडब्रेकिंग कार्य को कम्प्यूटेबल संख्याओं पर लिखा, जिसमें उन्होंने सहज गणनाओं को औपचारिक रूप दिया।

Z1 मशीन, अविश्वसनीयता के बावजूद, यह दर्शाती है कि आर्किटेक्चरल डिजाइन उपयुक्त था और उसने Zuse को अन्य प्रकार की प्रौद्योगिकी का पता लगाने के लिए प्रेरित किया। अपने दोस्त हेल्मुट श्रेयर की सलाह के बाद, उन्होंने इलेक्ट्रोमैकेनिकल रिले की जांच की। Zuse ने मिश्रित तकनीक का उपयोग करके "इंटरमीडिएट" मॉडल (Z2) का निर्माण किया (प्रोसेसर रिले पर बनाया गया था, लेकिन मेमोरी यांत्रिक रही)। 1938 में, Zuse ने Z3 को विकसित करना शुरू कर दिया, एक मशीन पूरी तरह से रिले पर बनी, लेकिन Z1 से एक तार्किक संरचना के साथ। यह ENIAC से 4 साल पहले 1941 में ऑपरेशन के लिए तैयार था।

इस कार्य में Z1 और Z3 मशीनों की वास्तुकला की विस्तृत समीक्षा शामिल है। ज़ूस ने 80 के दशक में बर्लिन में अपने जेड 1 का पुनर्निर्माण किया, और अब यह बर्लिन संग्रहालय के परिवहन और प्रौद्योगिकी पर प्रदर्शन पर है। हालाँकि, उपलब्ध जानकारी यांत्रिक मेमोरी डिवाइस [12] का वर्णन करती है। Zuse ने 1941 के पेटेंट आवेदन Z-391 में Z3 का दस्तावेजीकरण किया, लेकिन इसका विश्लेषण गैर-मानक अंकन और शब्दावली [14] के कारण मुश्किल है। Z3 के बारे में पुस्तक [4], ज़ूज़ के शोध के आसपास के ऐतिहासिक वातावरण को समझने के लिए एक अच्छा स्रोत है, लेकिन विस्तार से Z3 का वर्णन नहीं करता है। क्योंकि Z1 और Z3 एक तार्किक और कार्यात्मक दृष्टिकोण से बराबर हैं, भविष्य में, मैं केवल Z3 का उल्लेख करूंगा। मुख्य वास्तु अंतर यह है कि Z1 वर्गमूल निष्कर्षण ऑपरेशन का समर्थन नहीं करता है। बाकी न्यूनतम अंतर प्रोसेसर के अंकगणितीय ऑपरेटरों में बिट की संख्या के अंतर को कम कर दिया जाता है (Z1 फ्लोटिंग पॉइंट संख्या में एक कम बिट मंटिसा का उपयोग करता है) और प्रत्येक निर्देश के लिए आवश्यक चक्रों की संख्या में। न्यूनतम कैविएट के साथ, केवल आर्किटेक्चर को ध्यान में रखते हुए, Z1 और Z3 को समकक्ष मशीन माना जा सकता है। द्वितीय विश्व युद्ध के दौरान नष्ट किए गए Z1 के मूल Z1 से मेल खाते हुए मिलान के बारे में बहस हुई है। ज़ुसे ने अपनी यादों के आधार पर Z1 को पूरी तरह से फिर से बनाया है, और यह संभव है कि पुनर्निर्मित कार में मूल Z1 की तुलना में Z3 के साथ अधिक आम है। अपने संस्मरणों में, Tsuse Z1 और Z3 [15] के बीच बुनियादी समानता को भी इंगित करता है, और एक निजी साक्षात्कार में उनके काम के इस पहलू की पुष्टि करता है।

आर्किटेक्चर ओवरव्यू जेड 1 और जेड 3

इस खंड में, Z3 के लिए अधिकांश वास्तुशिल्प विशेषताओं को सूचीबद्ध किया गया है। मैं पहले वास्तुकला का अवलोकन करूंगा, फिर विवरणों पर आगे बढ़ूंगा।

ब्लॉक आरेख

ज़ेड 3 ने अन्य प्रारंभिक कंप्यूटिंग मशीनों जैसे मार्क I, ABC, या ENIAC के विपरीत फ्लोटिंग पॉइंट नंबरों के साथ काम किया, जो निश्चित पॉइंट नंबरों के साथ काम कर रहा है। Tsuse ने विकसित किया जिसे बाद में उन्होंने "अर्ध-लघुगणक संकेतन" कहा, जो कि अस्थायी बिंदु संख्याओं के आधुनिक प्रतिनिधित्व से मेल खाता है।

अंजीर में। 1 मुख्य बिल्डिंग ब्लॉक्स Z3 दिखाता है। आर्किटेक्चर की पहली विशेषता प्रोसेसर और मेमोरी का अलग होना है। Z3 में बाइनरी मेमोरी (64 फ़्लोटिंग पॉइंट नंबर स्टोर करने में सक्षम), फ़्लोटिंग पॉइंट नंबर के लिए एक बाइनरी प्रोसेसर, एक कंट्रोल डिवाइस और इनपुट / आउटपुट डिवाइस शामिल हैं। मेमोरी और अंकगणित इकाई एक फ्लोटिंग पॉइंट नंबर के प्रतिपादक और मंटिसा को प्रसारित करने वाली डेटा बस से जुड़ी होती है। नियंत्रण उपकरण में प्रत्येक निर्देश के लिए फर्मवेयर होता है। नियंत्रण संकेत सभी ब्लॉकों के तुल्यकालन के लिए प्रोसेसर, मेमोरी और इनपुट / आउटपुट डिवाइस को दिए जाते हैं। एक छिद्रित टेप रीडर प्रत्येक निर्देश के लिए एक ओपकोड प्रदान करता है, साथ ही स्मृति तक पहुंचने के लिए एक पता भी। एक इनपुट / आउटपुट डिवाइस एक डाटा बस द्वारा प्रोसेसर से जुड़ा होता है।

फ़्लोटिंग पॉइंट प्रतिनिधित्व

अंजीर में। 2 Z3 में प्रयुक्त प्रतिनिधित्व दर्शाता है। पहले अंक का उपयोग साइन को स्टोर करने के लिए किया जाता है, अगले 7 अंक एक्सपोनेंट को स्टोर करने के लिए, और अंतिम 14 अंकों में मंटिसा को स्टोर किया जाता है। घातांक अंकों को भाग ए कहा जाता है और इसे ₆ , ..., _{0 के} रूप में दर्शाया जाता है। मंटिसा डिस्चार्ज को पार्ट बी कहा जाता है और इसे बी ₀ , बी _-1 , ..., बी _{-14 के} रूप में दर्शाया जाता है। प्रतिपादक एक अतिरिक्त कोड में एन्कोड किया गया है और -64 से 64 तक की सीमा में मान हो सकता है। मंटिसा को सामान्यीकृत रूप में संग्रहीत किया जाता है, जिसमें दशमलव बिंदु (बी ₀ ) के बाद पहला अंक हमेशा एक [5] पर सेट होना चाहिए। यह बिट मेमोरी में संग्रहीत नहीं किया जाता है (इसलिए, इसे अंजीर में नहीं दिखाया गया है। 2), इसलिए मेमोरी में मंटिसा के मूल्यों की प्रभावी सीमा 15 बिट्स है। हालांकि, 0 नंबर के साथ एक समस्या है, क्योंकि एक सामान्यीकृत मंटिसा इसे व्यक्त नहीं कर सकती है। Z3 में, एक अनुबंध है जिसके अनुसार प्रतिपादक -64 के साथ किसी भी मंटिसा को 0. माना जाता है। 63 के बराबर घातांक वाले किसी भी संख्या को असीम रूप से बड़ा माना जाता है। 0 या असीम रूप से बड़े कारण अपवादों पर संचालन, और विशेष हार्डवेयर नियंत्रक प्रोसेसर में बहिष्करण झंडे सेट करते हैं (हम नीचे विचार करेंगे)।
इस सम्मेलन को देखते हुए, Z3 की मेमोरी में न्यूनतम संख्या 2 ^-63 = 1.08x10 ^-19 और अधिकतम 1.999x2 ⁶² = 9.2x10 ^{18 है} । गणना के लिए तर्क कीबोर्ड (चार अंकों) से दशमलव संख्या के रूप में दर्ज किए जा सकते हैं। दशमलव प्रतिनिधित्व का घातांक चिह्नित बटन -8, -7, ..., 7.8 की पंक्ति में संबंधित बटन दबाकर दर्ज किया गया है। मूल Z3 को 1x10 ^-8 से 9,999x10 ⁸ तक की सीमा में केवल संख्या दर्ज करने की अनुमति दी गई। म्यूनिख में जर्मन संग्रहालय से पुनर्निर्मित Z3 में बड़े प्रदर्शकों के लिए अतिरिक्त बटन हैं। इस सुधार के साथ, कीबोर्ड से मशीन की पूर्ण संख्यात्मक सीमा में प्रवेश करना संभव हो गया। निष्कर्ष के बारे में थोड़ा बताते हैं। Z3 ने प्रोग्राम प्रक्रियाओं के परिणामों को प्रिंट नहीं किया। एक एकल संख्या 0 से 9 तक की संख्या का प्रतिनिधित्व करने वाले लैंप की एक सरणी पर प्रदर्शित की गई थी। Z3 को प्रदर्शित करने में सक्षम अधिकतम संख्या 19,999 थी, और न्यूनतम 00001 थी। अधिकतम प्रदर्शित घातांक +8 था, और न्यूनतम -8 था।

निर्देश सेट

Z3 प्रोग्राम को छिद्रित टेप पर संग्रहीत किया जाता है। एक निर्देश टेप पर प्रत्येक पंक्ति से 8 बिट्स का उपयोग करता है। Z3 निर्देश सेट में तालिका 1 में प्रस्तुत 9 निर्देश शामिल हैं। उन्हें 3 समूहों में विभाजित किया गया है: इनपुट / आउटपुट, मेमोरी और अंकगणितीय ऑपरेटर। ऑपरेशन कोड में 2 से 4 अंकों की एक चर लंबाई होती है। मेमोरी ऑपरेटर निचले 6 अंकों में शब्द पते को एनकोड करते हैं, जो 64 शब्दों को संबोधित करने में सक्षम हैं, जैसा कि पहले उल्लेख किया गया है।

छिद्रित टेप निर्देशों को किसी भी क्रम में व्यवस्थित किया जा सकता है। निर्देश लू और एलडी (कीबोर्ड रीडिंग और डिस्प्ले) मशीन को रोकते हैं ताकि ऑपरेटर के पास संख्या दर्ज करने और परिणाम रिकॉर्ड करने के लिए पर्याप्त समय हो।

Z3 की कोई सशर्त शाखा निर्देश नहीं है। छिद्रित टेप के दो सिरों को बन्धन द्वारा चक्र लागू किया जाता है, लेकिन यह निर्देशों के सशर्त अनुक्रमों के कार्यान्वयन की अनुमति नहीं देता है। इसलिए, T3 विवरण में Z3 एक सार्वभौमिक कंप्यूटर नहीं है।

तालिका 1. कई निर्देश और उनके Z3 मशीन कोड

टाइप	निर्देश मैनुअल	विवरण	सीपीसी
बी /	लू	कीबोर्ड इनपुट	01 110000
	ld	निष्कर्ष परिणाम	01 111000
स्मृति	Pr z	Z से डाउनलोड करें	11 z 6 z 5 z 4 z 3 z 2 z 1
	Ps z	Z को लिखें	10 z 6 z 5 z 4 z 3 z 2 z 1
अंकगणित	एलएम	गुणन	01 001000
	ली	विभाजन	01 010000
	LW	वर्गमूल	01 011000
	एलएस 1	इसके अलावा	01 100000
	एलएस 2	घटाव	01 101000 रु

चक्रों की संख्या

Z3 एक सिंक्रोनस मशीन है। प्रत्येक चक्र को 5 चरणों में विभाजित किया जाता है, जिन्हें I, II, III, IV और V कहा जाता है। चरण I में, निर्देश को छिद्रित टेप से डिकोड किया जाता है। मुख्य अंकगणित संचालन प्रतिपादक और मंटिसा के जोड़ और घटाव हैं। प्रत्येक चक्र के पहले तीन चरणों में ऑपरेशन किए जा सकते हैं। स्टेज IV और V का उपयोग अगले ऑपरेशन के लिए तर्क तैयार करने या परिणाम के उत्पादन के लिए किया जाता है।

तालिका 2. निर्देशों को पूरा करने के लिए आवश्यक चक्रों की संख्या

आपरेशन	चक्रों की संख्या
गुणन	16
विभाजन	18
वर्गमूल	20
इसके अलावा	3
घटाव	परिणाम के आधार पर 4 या 5
कीबोर्ड इनपुट	प्रतिपादक के आधार पर 9 से 41 तक
आउटपुट परिणाम	प्रतिपादक के आधार पर 9 से 41 तक
मेमोरी से लोड हो रहा है	1
मेमोरी प्रविष्टि	0 या 1

Tsuse के अनुसार, गुणन 3 सेकंड में किया जाता है। यह देखते हुए कि गुणन के संचालन के लिए 16 चक्रों की आवश्यकता होती है, यह अनुमान लगाया जा सकता है कि Z3 की ऑपरेटिंग आवृत्ति 3/16 = 5.33 हर्ट्ज है। यह उत्सुक है कि Z3 सिम्युलेटर, जिसे मेरे छात्रों ने व्यक्तिगत कंप्यूटर पर लागू किया है, को भी गुणा करने के लिए लगभग 3 सेकंड की आवश्यकता होती है।

कीबोर्ड इनपुट और डिस्प्ले निर्देशों के लिए आवश्यक चक्रों की संख्या परिवर्तनशील है, क्योंकि यह तर्कों के प्रतिपादक पर निर्भर करता है। क्योंकि इनपुट को दशमलव प्रतिनिधित्व को बाइनरी में बदलना चाहिए, 10 या 0.1 द्वारा गुणा की संख्या दशमलव घटक के मान से निर्धारित होती है (हम नीचे विचार करेंगे)।

जोड़ और घटाव को एक से अधिक चक्र की आवश्यकता होती है क्योंकि फ्लोटिंग पॉइंट संख्याओं के मामले में, हमें दोनों तर्कों के प्रतिपादकों को एक ही मूल्य पर लाने की आवश्यकता है। इसके लिए अतिरिक्त तुलना और बदलाव की आवश्यकता है।

एक संख्या को 0 चक्रों के लिए मेमोरी में लिखा जा सकता है, जब अंतिम अंकगणितीय ऑपरेशन के परिणाम को वांछित मेमोरी पते पर पुनर्निर्देशित किया जा सकता है। इस मामले में, लिखने के निर्देश के लिए आवश्यक चक्र अंकगणितीय ऑपरेशन के अंतिम चक्र के साथ मेल खाता है।

सॉफ्टवेयर मॉडल

प्रोग्रामर के दृष्टिकोण से Z3 मशीन का वर्णन करना बहुत महत्वपूर्ण है। एक सॉफ्टवेयर बिंदु से, Z3 में 64 शब्द मेमोरी में होते हैं जिन्हें 2 फ्लोटिंग-पॉइंट रजिस्टरों में लोड किया जा सकता है, जिन्हें मैं सरलता के लिए R1 और R2 कहूंगा। दो रजिस्टर अंकगणितीय ऑपरेशन के लिए तर्कों को संग्रहीत करते हैं। प्रोग्रामर निर्देशों के किसी भी क्रम को लिख सकता है, लेकिन रजिस्टरों की स्थिति को याद रखना चाहिए।

अनुक्रम को याद रखना महत्वपूर्ण है: कार्यक्रम में पहला लोड ऑपरेशन (Pr z) R1 में पता z की सामग्री को लोड करता है। बाद के सभी लोड ऑपरेशन स्मृति से शब्द को R2 में लोड करते हैं। कीबोर्ड इनपुट निर्देश R1 और CLEARS R2 में एक संख्या लोड करता है, जिसका उपयोग एक अस्थायी मान के रूप में किया जाता है जब दशमलव इनपुट को बाइनरी प्रतिनिधित्व में परिवर्तित किया जाता है।

अंकगणित संचालन में ऑपरेशन कोड में तर्क नहीं होते हैं। निम्नलिखित तर्क हमेशा उपयोग किए जाते हैं:

गुणन	आर 1: = आर 1 * आर 2
विभाजन	आर 1: = आर 1 / आर 2
इसके अलावा	R1: = R1 + R2
घटाव	आर 1: = आर 1 - आर 2
वर्गमूल	R1: = sqrt (R1)

आर 1 को परिणाम लिखने वाले अंकगणितीय निर्देशों के बाद R2 को 0 पर रीसेट किया जाता है। बाद में मेमोरी लोड ऑपरेशन R2 को मान भेजते हैं। मेमोरी को लिखने और इसे प्रदर्शित करने के निर्देश हमेशा आर 1 से मान लेते हैं, जिसमें अंतिम अंकगणितीय ऑपरेशन का परिणाम होता है। सहेजें या आउटपुट संचालन के बाद, R1 0 पर रीसेट हो जाता है (जब रिले बंद हो जाते हैं, जो तब एक नया मान स्वीकार करने के लिए तैयार होगा)। अगला मेमोरी लोड R1 में होता है।

यहां Z3 सॉफ्टवेयर मॉडल की बेहतर समझ के लिए एक उदाहरण है। मान लीजिए, हमें हॉर्नर विधि द्वारा एक बहुपद की गणना करने की आवश्यकता है।

x (एक ₂ + x (एक ₃ + xa ₄ )) + x ₅

इसके अलावा, हम मानते हैं कि तर्कों को क्रमशः चौथे, तीसरे, दूसरे और पहले मेमोरी सेल में संग्रहीत किया जाता है। Z मान पांचवें में संग्रहीत किया जाता है। कार्यक्रम नीचे दिया गया है:

 Pr 4 को R1 में a4 लोड करें 
 Pr 5 को R2 में लोड करें 
 Lm R1 और R2 को गुणा करें, परिणाम R1 में 
 Pr 3 को a3 को R2 में लोड करें 
 Lsl ने R1 और R2 को जोड़ा, परिणाम R1 में है 
 Pr 5 को R2 में लोड करें 
 Lm R1 और R2 को गुणा करें, परिणाम R1 में 
 Pr 2 को a2 को R2 में लोड करें 
 Lsl ने R1 और R2 को जोड़ा, परिणाम R1 में है 
 Pr 5 को R2 में लोड करें 
 Lm R1 और R2 को गुणा करें, परिणाम R1 में 
 Pr 1 को a1 को R2 में लोड करें 
 Ls1 R1 और R2 को जोड़ें, परिणाम R1 में है 
 Ld प्रदर्शन परिणाम

अंतिम निर्देश के निष्पादन के बाद, प्रोसेसर मूल से रीसेट हो जाता है
राज्य।

ब्लॉक आरेख Z3

इस खंड में, मैं Z3 संरचना की समीक्षा करूँगा और मुख्य भवन ब्लॉकों का वर्णन करूँगा
विवरण। यह दिखाना महत्वपूर्ण है कि कैसे सिंक्रनाइज़ेशन के बीच
घटकों।

प्रोसेसर

अंजीर में। 3 अंकगणित डिवाइस का एक सरल आरेख दिखाता है। इसमें दो भाग होते हैं: फ्लोटिंग पॉइंट संख्या के घातांक पर बाएं हैंडल का संचालन, और दाएं मंटिसा पर संचालन को संभालता है। रजिस्टर Af और Bf प्रोग्रामर और mantissa को स्टोर करते हैं जिसे प्रोग्रामेटिक रूप से R1 कहा जाता है। मैं रजिस्टरों की एक जोड़ी के रूप में R1 का प्रतिनिधित्व करूंगा <Af, Bf>। रजिस्टरों की जोड़ी <Ab, Bb> प्रतिपादक और mantissa R2 को संग्रहीत करती है। जोड़ी <Aa, Ba> तीसरे अस्थायी फ्लोटिंग-पॉइंट रजिस्टर के प्रतिपादक और मंटिसा को संग्रहीत करता है, जो प्रोग्रामर के लिए अदृश्य है। दो अंकगणितीय लॉजिक डिवाइसेस (ALU) A और B का उपयोग क्रमशः घातांक और मंटिसा को जोड़ने और घटाने के लिए किया जाता है। परिणाम के प्रतिपादक और मंटिसा को क्रमशः एई और बी में रखा गया है। जोड़ी <ae, Be> को आंतरिक रजिस्टर के रूप में माना जाता है, जो प्रोग्रामर के लिए दुर्गम है। भाग बी में, मल्टीप्लेक्सर आपको बा और ALU आउटपुट के बीच ऑपरेशन के परिणाम का चयन करने की अनुमति देता है। मल्टीप्लेक्स को बीटी स्विच का उपयोग करके नियंत्रित किया जाता है (यदि बीटी = 0 है, तो मान प्राप्त करें बा)।



Ea, Eb, Ec, Ed, Ef, Fa, Fb, Fc, Fd और Ff नामित छोटे ब्लॉक रिले ब्लॉक हैं (इसके बाद RB) जो बसों को खोलते और बंद करते हैं।उदाहरण के लिए, रजिस्टर एए की सामग्री के मूल्य को रजिस्टर एए में स्थानांतरित करने के लिए, आरबी एए को एक पर सेट करना आवश्यक है। जैसा कि हम अंजीर से देख सकते हैं। 3, Af की सामग्री को Aa या Ab में स्थानांतरित किया जा सकता है, और RB की स्थिति के आधार पर A की सामग्री को Aa, Ab या Af में स्थानांतरित किया जा सकता है। अंकगणित डिवाइस के भाग बी को समान रूप से व्यवस्थित किया गया है, लेकिन एक स्विच-नियंत्रित मल्टीप्लेक्स बीटी और बा और बा के बीच और शिफ्टिंग उपकरणों के अलावा और बीएफ और बीबी के बीच। पहली शिफ्टिंग डिवाइस मंटिसा को 2 बिट्स के अंदर बाईं ओर या 1 बिट से दाईं ओर शिफ्ट कर सकती है। यह Bf को 4 से विभाजित करता है या 2. से गुणा करता है। दूसरा शिफ्टिंग डिवाइस Af को 16 पदों में से एक को बाएं या 15 पदों में से एक को दाईं ओर स्थानांतरित करने में सक्षम है। इन शिफ्टिंग डिवाइसों को फ्लोटिंग पॉइंट नंबरों को जोड़ना और घटाना आवश्यक है।दो की शक्तियों द्वारा गुणन और विभाजन के संचालन को अतिरिक्त समय की लागत के बिना बाद के अंकगणितीय ऑपरेशन के साथ किया जा सकता है।

तालिका 3. रजिस्टरों की थोड़ी गहराई

वायुसेना	7 अंक	BF के	17 बिट्स
आ	8	बा	19
Ab	8	बी बी	18
ऐ	8	होना	18

जैसा कि हम सूची से देख सकते हैं, एई के पास घातीय तर्कों को जोड़ने के परिणाम को बचाने के लिए एक अतिरिक्त बिट है। पार्ट बी में 2 अतिरिक्त बिट्स हैं (बी _-15 और बी _-16 ) और एक स्पष्ट बिट बी ₀ , मेमोरी में संग्रहीत नहीं है। -15 और -16 बिट्स को गणना की सटीकता बढ़ाने के लिए पेश किया जाता है। इसलिए, बीएफ में अंकगणितीय संचालन के परिणाम को संग्रहीत करने के लिए आवश्यक कुल बिट गहराई 17 बिट्स है। रजिस्टरों बा और बीबी को कुछ गणनाओं के मध्यवर्ती परिणामों को संग्रहीत करने के लिए अतिरिक्त बिट्स (ba2, ba1 और bb1) की आवश्यकता होती है। उदाहरण के लिए, एक स्क्वायर रूट एल्गोरिथ्म को दशमलव बिंदु के बाईं ओर 3 अंकों की आवश्यकता हो सकती है।

एक डेटा चैनल पर सबसे सरल ऑपरेशन मंटिसा और घातांक का जोड़ और घटाव है। जब As या Bs स्विच 1 पर सेट होते हैं, ALU दूसरे तर्क को अतिरिक्त कोड में अनुवादित करता है, अर्थात। इसका चिन्ह (Ab या Bb) बदलता है। इसलिए, यदि स्विच अस को 1 पर सेट किया गया है, तो भाग ए के ALU एक घटाव है, अन्यथा, इसके अलावा। पार्ट बी और स्विच बी एस इसी तरह काम करते हैं।

मान लें कि समान घातांक के साथ दो संख्याएँ हैं जिन्हें जोड़ने की आवश्यकता है। पहला प्रदर्शक Af में संग्रहीत है, और दूसरा Ab में। चूंकि वे समान हैं, मशीन के इस भाग को कोई भी संचालन नहीं करना चाहिए। भाग बी में, पहले नंबर का मंटिसा बीएफ में संग्रहीत है, और दूसरे का मंटिसा बीबी में है। पहला कदम बीएफ से बीएफ को नंबर स्थानांतरित करना है, जिसके लिए रिले ब्लॉक फा को 1 पर सेट करना आवश्यक है। अगला, इसके अलावा होता है। परिणाम में Ba + Bb को Be में दर्ज करने के लिए, Bt स्विच को 1. पर सेट करना आवश्यक है। RB Ff को वर्तमान में 1 पर सेट किया गया है, और परिणाम Bf में रखा गया है। आर्किटेक्चर को वांछित ऑपरेशन करने के लिए स्विच पर कार्रवाई का सही क्रम प्रदान करना होगा। Z3 यह तकनीक को माइक्रोप्रोग्रामिंग के समान करने के लिए धन्यवाद देता है।

नियंत्रण डिवाइस

अंजीर में।4 एक नियंत्रण उपकरण और इनपुट / आउटपुट पैनल का एक विस्तृत आरेख दिखाता है। Pa सर्किट छिद्रित टेप से पढ़े गए ऑपरेशन कोड को डिकोड करता है। यदि यह एक मेमोरी इंस्ट्रक्शन है, तो Pb सर्किट ऑपरेशन कोड से एड्रेस बस में कम से कम 6 बिट्स भेजता है। नियंत्रण उपकरण निर्देशों का सूक्ष्म अनुक्रम निर्धारित करता है। निर्देशों के सेट से प्रत्येक ऑपरेटर के लिए विशेष योजनाएं हैं।

स्कीम Z दशमलव संख्या दर्ज करने के लिए उपयोग किए जाने वाले कीबोर्ड का प्रतिनिधित्व करता है। प्रत्येक चार कॉलम में केवल एक बटन दबाया जा सकता है। प्रतिपादक बटन को -8 से 8 तक आरेखित करके आरेखित किया जाता है। आरेख K में। प्रदर्शन इनपुट पैनल के समान होता है, इसका लैम्प अपनाया गया दशमलव संख्या और उसके प्रतिपादक (आरेख Q) को उजागर करता है। कृपया ध्यान दें कि पांचवें अंक को डिस्प्ले पर दिखाया गया है (केवल 0 या 1 मान ले सकते हैं)।

दशमलव संख्या दर्ज करने के बाद, इसे डेटा बस के माध्यम से रजिस्टर बा में प्रेषित किया जाता है, और संचालन का एक विशेष अनुक्रम शुरू होता है। कीबोर्ड से दर्ज की गई दशमलव संख्या को बाइनरी अभ्यावेदन में परिवर्तित किया जाना चाहिए। इसके लिए कई गुणा की आवश्यकता होती है, जिनमें से संख्या घातांक के मान से निर्धारित होती है। शून्य के बराबर एक घातांक के लिए, 9 चक्रों को एक पूर्ण परिवर्तन पर खर्च किया जाता है, और -8, 9 + 4 * 8 = 41 चक्रों के बराबर एक घातांक के लिए खर्च किया जाता है।

माइक्रोकंट्रोल Z3

नियंत्रण इकाई सूक्ष्म अनुक्रम नियंत्रक पर आधारित है। इसके संचालन के सिद्धांत पर विचार करने से पहले, हमें अंकगणितीय निर्देशों Z3 के एल्गोरिदम पर विस्तार से विचार करने की आवश्यकता है। अंजीर में।5 मुख्य विचार दिखाता है। प्रत्येक चक्र में 5 चरण होते हैं। IV और V के चरणों में, मशीन में जानकारी दर्ज की जाती है। I, II और III चरणों में, जोड़ / घटाव, भागों ए और बी में होता है। मैंने इस चरण को निर्देश "निष्पादन" कहा है। एक विशिष्ट निर्देश परिणाम का तर्क, निष्पादन और रिकॉर्ड करता है। त्सुज़ा अगले निर्देश के लिए तर्कों के चयन के चरणों को ओवरलैप करके और वर्तमान के परिणाम को रिकॉर्ड करके निष्पादन समय को कम करने में कामयाब रहा। नतीजतन, हम यह मान सकते हैं कि कार्यकारी चक्र में दो चरण होते हैं (पहले दो चक्र चित्र 5 में दर्शाए गए हैं)।

माइक्रो-सीक्वेंस कंट्रोलर को एक विशेष स्टीयरिंग व्हील का उपयोग करके लागू किया जाता है। गुणा, विभाजन और वर्गमूल लेने के एल्गोरिथ्म के लिए अलग-अलग पहियों को लागू किया जाता है। अंजीर में दिखाया गया चल लीवर। जैसे ही नियंत्रण इकाई इसी निर्देश को डिकोड करती है, 6 घड़ी की दिशा में घूमना शुरू कर देता है। प्रत्येक चक्र के लिए, लीवर एक स्थान पर चलता है। लीवर बिजली का संचालन करता है और उस सर्किट को सक्रिय करता है जिसके साथ वह संपर्क में आता है। अंजीर में दिखाए गए उदाहरण में। 6, जंगम लीवर पहले चक्र पर स्विच Ea से 1 सेट करता है। इससे रजिस्टर Af से Aa तक नंबर ट्रांसफर होता है। अगले चक्र में, Ec और Fc स्विच सक्रिय होते हैं। इस मामले में, भागों ए और बी में ऑपरेशन के परिणाम क्रमशः रजिस्टर ए और बा में दर्ज किए जाते हैं। जैसा कि हम देख सकते हैंइस तरह के नियंत्रण पहियों का उपयोग कुछ ऑपरेटरों के सूक्ष्म दृश्यों को आसानी से संशोधित करने के लिए एक मंच प्रदान करता है। इसी प्रकार आधुनिक माइक्रोप्रोसेसरों में सूक्ष्म-अनुक्रम नियंत्रकों की व्यवस्था की गई। मैंने इस विधि को माइक्रोप्रोग्रामिंग नहीं कहा, क्योंकि हमारे मामले में माइक्रोप्रोग्राम नियंत्रक हार्डवेयर है, लेकिन यह स्पष्ट है कि माइक्रोप्रोग्राम और माइक्रोप्रोग्राम निकटता से संबंधित हैं।





माइक्रो-सीक्वेंस कंट्रोलरों के उपयोग ने ज़ूस को मशीन को सरल बनाने की अनुमति दी। मुख्य सर्किट उनके आधार पर तैयार होने के बाद, नियंत्रण उपकरण में सुधार किया गया था, जब तक कि यह संभव नहीं था कि माइक्रोकैमैंड्स के इष्टतम अनुक्रम को प्राप्त किया जा सके। "माइक्रोप्रोग्राम" डिजाइन करने वाले इंजीनियर को कई विवरणों को ध्यान में रखना चाहिए, अन्यथा शॉर्ट सर्किट मशीन को नष्ट कर सकता है। Z3 की तुलना में मैकेनिकल Z1 इस संबंध में अधिक संवेदनशील था। इस चरण के अंत में, अनुक्रमों की एक सूची थी जो उपकरण को नुकसान से बचाने के लिए प्रोग्रामर को बचना चाहिए। इन अनुक्रमों में से एक, अनजाने में, बर्लिन म्यूजियम ऑफ़ टेक्नोलॉजी एंड ट्रांसपोर्ट में लॉन्च किया गया था, और 1994 में Z1 पुनर्निर्माण में मामूली क्षति हुई।

एडर

योजक Z3 की एक महत्वपूर्ण विशेषता त्वरित हस्तांतरण योजना नामक विधि द्वारा योग और अंतर की गणना है । यदि बाइनरी जोड़ प्रत्यक्ष है, तो स्थानांतरण प्रत्येक बिट से एक बिट आगे स्थानांतरित किया जाता है। मंटिसा के मामले में, एक डिस्चार्ज के हस्तांतरण को स्थानांतरित करने के लिए 16 चक्रों की आवश्यकता होती है। ज़ूस के कार्यान्वयन में जोड़ बहुत तेज है, जहां एक चक्र के I, II और III चरणों के दौरान जोड़ और घटाव किया जाता है। दूसरे तर्क को घटाने के लिए रिवर्स कोड को एक से कम महत्वपूर्ण अंक (अतिरिक्त कोड) के साथ परिवर्तित किया जाता है।

रजिस्टर बा और बीबी के अलावा पर विचार करें। मैं रजिस्टर BB या Bb [i] के रूप में i-th बिट को नामित करूंगा। इस तरह के एक संकेतन में, सभी रजिस्टरों को इंगित किया जाएगा। पहला मध्यवर्ती परिणाम दो रजिस्टरों के बीच बिटवाइज़ XOR द्वारा प्राप्त किया जाता है, अर्थात्। bc _i = ba _i XOR bb _i । दूसरा मध्यवर्ती परिणाम दो रजिस्टरों के बीच बिटवाइज़ संयोजन द्वारा प्राप्त किया जाता है, अर्थात्। बा _आई और बी बी _आई । अगला ऑपरेशन बिट्स को ढूंढता है जिसके लिए स्थानांतरण की आवश्यकता है। इंटरमीडिएट का रिजल्ट bd _iअंजीर में दिखाए गए सर्किट के अनुसार गणना की जाती है। 7. कृपया ध्यान दें कि यदि डिस्चार्ज एक पर सेट है, तो इसी ट्रांसफर लाइन से करंट प्रवाहित होता है, अन्यथा बिजली की आपूर्ति काट दी जाती है (ताकि शॉर्ट सर्किट न हो जाए)। बीसी ₁ , ..., बीसी _-16 स्विच के लिए कनेक्शन आरेख अंजीर में दिखाया गया है। 7. यदि बिट bc _{मैं एक पर} सेट है, तो संबंधित स्विच खुला है। अंतिम परिणाम _i = bd _i XOR bc _{i है} । इसी तरह की एक योजना आपको अंतरण को बहुत तेजी से स्थानांतरित करने की अनुमति देती है। यदि सभी स्विच सक्रिय हैं, तो स्थानांतरण बिना समय खर्च किए पहले डिस्चार्ज से आखिरी तक चला जाता है।

संख्यात्मक एल्गोरिदम

इस खंड में, मैं Z3 में प्रयुक्त फ्लोटिंग पॉइंट एल्गोरिदम का वर्णन करूँगा। बिना किसी अपवाद के, सभी का उपयोग साधारण छोटे सीरियल फ्लोटिंग-पॉइंट प्रोसेसर में किया जाता है।

फ्लोटिंग पॉइंट अपवाद

फ्लोटिंग पॉइंट राइटिंग के साथ मुख्य समस्या संख्या 0. जेड 3 के प्रतिनिधित्व के संबंध में सम्मेलन है। अंकगणित संचालन या मेमोरी लोडिंग ऑपरेशन के बाद एक्सपोर्टर को ट्रैक करने के लिए अपवादों (बिट्स के नुकसान और नुकसान) का उपयोग करके इस समस्या को हल करता है। विशेष सर्किट एई बस की स्थिति की निगरानी करते हैं और अपवादों को पकड़ते हैं। प्रतिपादक -64 के साथ कोई भी संख्या 0 है: यदि Nn1 द्वारा निरूपित स्विच को 1 पर सेट किया जाता है यदि ऐसा नंबर रजिस्टर की एक जोड़ी <Af, Bf> में संग्रहीत किया जाता है। यदि इस तरह की संख्या को रजिस्टरों की एक जोड़ी <Ab, Bb> में संग्रहित किया जाता है, तो स्विच Nn2 को 1 पर सेट किया जाता है। इसलिए, हम हमेशा जानते हैं कि क्या अंकगणितीय ऑपरेशन का एक तर्क शून्य है। ऐसा ही कुछ 63 नंबर (असीम रूप से बड़ा) के साथ किसी भी संख्या के लिए होता है। इस स्थिति में, स्विच Ni ₁ या Ni ₂यदि रजिस्टरों के जोड़े इस तरह के नंबरों को स्टोर करते हैं तो 0 पर रीसेट हो जाते हैं।

"असाधारण" संख्या (शून्य और अनन्तता) से जुड़े ऑपरेशन हमेशा की तरह किए जाते हैं, लेकिन एक विशेष योजना का उपयोग करते हुए, परिणाम बदल दिया जाता है। उदाहरण के लिए, शून्य के बराबर पहले तर्क के साथ गुणा करें (एनएन ₁₎1 पर सेट)। गणना हमेशा की तरह होती है, लेकिन प्रत्येक चक्र में एक विशेष सर्किट भाग -64 के योजक से परिणाम -64 का उत्पादन करता है। इससे कोई फर्क नहीं पड़ता कि क्या ऑपरेशन मेंटिस के साथ किए गए थे, चूंकि घातांक -64 है, और इसलिए अंतिम परिणाम शून्य है। शून्य से विभाजन समान है। Z3 अनिश्चितताओं जैसे 0/0, ∞-ties, ∞ / ties, और 0 * ties का पता लगा सकता है। इन सभी मामलों में, आउटपुट पैनल पर संबंधित अपवाद सूचक ऊपर रोशनी करता है और मशीन बंद हो जाती है। Z3 हमेशा सही परिणाम की गणना करता है जब एक तर्क शून्य या अनंत होता है, और दूसरा एक परिमित नॉनजरो संख्या होती है। लेकिन यह Z1 पर लागू नहीं होता है। Zuse Z1 में अपवादों को संभालने के बारे में सोच रहा था, लेकिन उसे कभी लागू नहीं किया गया। मशीन शून्य के साथ कुछ गणनाओं में एक गलत परिणाम उत्पन्न करती है।

एक अतिरिक्त सर्किट भाग ए के योजक से बाहर निकलने पर, परिणाम के प्रतिपादक को देखता है। यदि घातांक 63 से अधिक या इसके बराबर है, तो एक अतिप्रवाह हुआ है और परिणाम को अनन्तता पर सेट किया जाना चाहिए। यदि प्रतिपादक -64 में गिरा, तो अंकों का नुकसान हुआ और परिणाम शून्य पर सेट होना चाहिए। ऐसा करने के लिए, संबंधित स्विच (एनएन ₁ या नी ₂ ) को 1 पर सेट किया जाता है।

केवल 5 रिले का उपयोग करते हुए कार्यान्वित अपवाद को संभालना। Z3 की यह विशेषता पूरे डिजाइन में सबसे सुरुचिपूर्ण में से एक है। 1970 के दशक में अधिकांश शुरुआती माइक्रोप्रोसेसरों के पास अपवाद संचालन नहीं था और उन्हें प्रोग्रामेटिक रूप से लागू किया गया था। ज़ूस का दृष्टिकोण अधिक उन्नत है, क्योंकि यह प्रोग्रामरों को प्रत्येक ऑपरेशन से पहले संख्या सीमाओं की लगातार जांच करने से मुक्त करता है।

जोड़ और घटाव

दो फ़्लोटिंग-पॉइंट संख्या x और y को जोड़ने या घटाने के लिए, उन्हें एक ही घातांक के साथ दर्शाया जाना चाहिए। इसके बाद, जोड़ और घटाव केवल मंटिसा पर किया जाता है। यदि घातांक अलग-अलग होते हैं, तो छोटे मंटिसा को अंकों की आवश्यक संख्या द्वारा दाईं ओर स्थानांतरित कर दिया जाता है (और घातांक तदनुसार बढ़ा दिया जाता है ताकि ऑपरेंड अपने मूल्य को बरकरार रखे) ताकि घातांक समान हो जाए। बेशक, ऐसा हो सकता है कि 17 ऑफसेट के दाईं ओर एक छोटी संख्या शून्य हो जाती है।

ऑपरेशन किए जाने के प्रकार पर निर्णय लेने से पहले ऑपरेंड के संकेतों की तुलना की जाती है। यदि इसके अलावा अनुरोध किया जाता है, तो अलग-अलग वर्णों के मामले में समान वर्णों और घटाव के मामले में अतिरिक्त प्रदर्शन किया जाता है। यदि घटाव का अनुरोध किया जाता है और संकेत समान होते हैं, तो घटाव का प्रदर्शन किया जाता है, और यदि भिन्न होता है, तो इसके अलावा प्रदर्शन किया जाता है।

एक विशेष योजना ऑपरेंड के संकेतों और मध्यवर्ती परिणाम के संकेत के आधार पर परिणाम का संकेत स्थापित करती है।
जोड़ और घटाव स्विच की एक श्रृंखला द्वारा नियंत्रित किया जाता है (और माइक्रो-अनुक्रम नियंत्रण पहिया द्वारा नहीं), क्योंकि जबकि आवश्यक चरणों की अधिकतम संख्या बड़ी नहीं है। तालिका 4 दो संख्याओं को जोड़ने के लिए आवश्यक संकेतों को दिखाती है। प्रारंभ में, जोड़ ऑपरेशन की दलीलें रजिस्टरों <Af, Bf> और <Ab, Bb> की जोड़ियों में संग्रहीत की जाती हैं। पहले चक्र में, प्रतिपादकों की तुलना की जाती है। दूसरे चक्र में, एक बड़े घातांक के साथ एक संख्या के मंटिसा को रजिस्टर बा में लोड किया जाता है, और एक छोटे घातांक के साथ एक संख्या के मंटिसा को रजिस्टर बीबी में लोड किया जाता है। बी बी रजिस्टर में मंटिसा को घातांक के अंतर के निरपेक्ष मान के बराबर संख्या द्वारा दाईं ओर स्थानांतरित किया जाता है (अपवाद हैंडलिंग सिस्टम मामले की देखभाल करता है जब शिफ्ट के बाद छोटी संख्या शून्य हो जाती है)। दूसरे चक्र के I, II और III चरणों में, मंटिसा को जोड़ा जाता है और अंत में प्रोसेसर यह जांच करेगा कि परिणाम दो से अधिक है या नहीं। यदि यह है, तो mantissa को दाईं ओर एक स्थिति में स्थानांतरित कर दिया जाता है, और घातांक बढ़ जाता है। यह ध्यान रखना महत्वपूर्ण है कि "I (II> 0)" चेक अंक 1 के II और III चरणों में भाग B में गणना किए जाने के बाद अंकगणितीय ब्लॉक के भाग A में किया जाता है।

तालिका 4. परिवर्धन एल्गोरिथ्म चक्र

चक्र	मंच	प्रतिपादक	अपूर्णांश
0	I, II, III
1	IV, वी	आः = अफ
	I, II, III	एई: = एए - एबी	हो: = ० + बी.बी.
2	IV, वी	अगर (Ae> = 0) तो Ab: = 0, Aa: = Af और आः = ०	यदि (Ae> = 0) तब बा: = बीएफ, बीबी: = बीई (स्थानांतरित) और बा: = बी, बी बी: ​​= बीएफ (स्थानांतरित)
	I, II, III	यदि (Be> = 2) तो Ae: = Aa + Ab + 1 और अए: = आ + आब	बन: = बा + बब
3	IV, वी	अफ: = एई	if (Be> = 2) तो Bf: = Be / 2 और Bf: = रहो

घटाव के मामले में, 4 या 5 चक्रों की आवश्यकता होती है। तालिका 5 घटाव संचालन के लिए आवश्यक संकेत प्रस्तुत करता है। पहले दो चक्र पूरी तरह से जोड़ एल्गोरिथम के पहले दो चक्रों के समान हैं, सिवाय इसके कि मंटिसा को घटाया जाता है। चक्र 3 केवल तभी किया जाता है जब परिणाम मंटिसा सकारात्मक होता है। चक्र 4 बहुत महत्वपूर्ण है: सामान्यीकृत मंटिस के बीच अंतर बाईं ओर पहले अंकों में कई शून्य हो सकता है। परिणाम को बिट्स की आवश्यक संख्या से बाईं ओर शिफ्ट किया जा सकता है (यह स्विच Fd और रजिस्टर Bb के बीच स्थानांतरण डिवाइस द्वारा किया जाता है)। प्रोसेसर के पार्ट ए में एक्सपोनेंट से शिफ्ट की संख्या घटा दी जाती है। लूप 5 में, परिणाम रजिस्टरों की एक जोड़ी <Af, Bf> को लिखा जाता है।

तालिका 5. घटाव एल्गोरिथ्म चक्र

चक्र	मंच	प्रतिपादक	अपूर्णांश
0	I, II, III
1	IV, वी	आः = अफ
	I, II, III	एई: = एए - एबी	हो: = ० + बी.बी.
2	IV, वी	अगर (Ae> = 0) तो Ab: = 0, Aa: = Af और आः = ०	यदि (Ae> = 0) तब बा: = बीएफ, बीबी: = बीई (स्थानांतरित) और बा: = बी, बी बी: ​​= बीएफ (स्थानांतरित)
	I, II, III	एई: = एए + एबी	बन: = बा-बी बी
3	IV, वी	अफ: = ऐ, अब: = ०	बा: = ०, बीबी: = बनो
	I, II, III	एई: = एए + एबी	बन: = बा-बी बी
4	IV, वी	आः = ऐ Ab: = पारियों की संख्या	Bb: = Be (स्थानांतरित) (बाएं पारियों द्वारा सामान्यीकृत करें)
	I, II, III	एई: = एए-एबी	हो: = ० + बी.बी.
5	IV, वी	अफ: = एई	बफ: = हो

गुणन

Z3 गुणन एल्गोरिथ्म उंगलियों पर दशमलव गुणन विधियों में से एक के समान है। विधि गुणक के व्यक्तिगत अंकों के साथ कारक के बार-बार परिवर्धन पर आधारित है। एल्गोरिथ्म की शुरुआत में, पहला ऑपर रजिस्टरों की एक जोड़ी में जमा होता है <Af, Bf>, और दूसरा ऑपरेंड रजिस्टर की एक जोड़ी में होता है <Ab, Bf>। रजिस्टरों की मध्यवर्ती जोड़ी <Aa, Ba> 0. के लिए रीसेट है। तालिका 6 माइक्रो-अनुक्रम नियंत्रण पहिया द्वारा गुणा किए गए माइक्रो-अनुक्रम को दिखाता है। एल्गोरिथ्म में 16 चक्रों की आवश्यकता होती है। केवल -14 से 0 तक के अंक गुणा में भाग लेते हैं। प्रदर्शकों को पहले चक्र पर जोड़ा जाता है, और इसके अलावा परिणाम चक्रीय रूप से अंकगणित ब्लॉक के भाग ए में संग्रहीत किया जाता है। मंटियास को भाग बी में पंजीकृत किया जाता है। रजिस्टर बा गणना के मध्यवर्ती परिणाम को संग्रहीत करता है।

मुख्य गुणा चक्र इस प्रकार है:
बा: = बन / २
Be: = Ba + Bb * (i-th बिट ऑफ Bf)

I = -14 के लिए, .., 0। Be में इंटरमीडिएट का परिणाम अभिव्यक्ति Ba: = Be / 2. को निष्पादित करने के लिए एक बिट द्वारा दाईं ओर स्थानांतरित किया जाता है। यह ऑपरेशन स्विच Fc से जुड़े शिफ्टिंग डिवाइस में किया जाता है।

मंटिसा गुणन का परिणाम संख्या 1 <= r <4 (दी गई सीमाओं के भीतर ऑपरेंड के लिए) है। अंतिम चक्र में, हालत r> = 2. की पूर्ति के लिए परिणाम की जाँच की जाती है। यदि शर्त पूरी हो जाती है, तो परिणाम को एक अंक द्वारा दाईं ओर स्थानांतरित कर दिया जाता है, और घातांक बढ़ा दिया जाता है।

तालिका 6. गुणन एल्गोरिथम चक्र

चक्र	मंच	प्रतिपादक	अपूर्णांश
0	I, II, III
1	IV, वी	आः = अफ
	I, II, III	एई: = एए + एबी	यदि (Bf [-14] = 1) तब रहो: = बा + बब और रहो: = बा
2	IV, वी	आ: = ऐ, अफ: = ०, आब: = ०	बा: = बन / २
	I, II, III	एई: = एए + एबी	यदि (Bf [-13] = 1) तब रहो: = बा + बब और रहो: = बा
3	IV, वी	आः = ऐ	बा: = बन / २
	I, II, III	एई: = एए + एबी	यदि (Bf [-12] = 1) तब रहो: = बा + बब और रहो: = बा
...	...	...	...
मैं	IV, वी	एई: = एए + एबी	बा: = बन / २
	I, II, III	आः = ऐ	यदि (Bf [i-15] = 1) तब रहो: = बा + बब और रहो: = बा
...	...	...	...
15	IV, वी	अफ: = एई	बा: = बन / २
	I, II, III	if (Be> = 2) तो Ae: = Aa + 1	यदि (Bf [0] = 1) तब रहो: = बा + बब और रहो: = बा
16	IV, वी	अफ: = एई	यदि (Be> = 2) तब Bf: = Be / 2 और Bf: = रहो Bb: = 0

विभाजन

विभाजन एल्गोरिथ्म गुणा एल्गोरिथ्म के समान है, सिवाय इसके कि चक्रीय जोड़ के बजाय, चक्रीय घटाव का उपयोग किया जाता है। एल्गोरिथ्म की शुरुआत में, लाभांश को रजिस्टर में जोड़ा जाता है <Af, Bf>, और रजिस्टरों की जोड़ी में <Ab, Bf>। रजिस्टरों की मध्यवर्ती जोड़ी <Aa, Ba> को 0. तालिका 7 पर रीसेट किया गया है जो माइक्रो-अनुक्रम नियंत्रण पहिया द्वारा किया गया माइक्रो-अनुक्रम दिखाता है। एल्गोरिथ्म में 18 चक्रों की आवश्यकता होती है।

एल्गोरिथ्म का मूल विचार बहुत सरल है। परिणाम का प्रतिपादक लाभांश और विभक्त के घातांक को घटाकर प्राप्त किया जाता है। अब मंटिसा के बारे में: हमें मंटिसा x और y के लिए x / y की गणना करने की आवश्यकता है। क्योंकि हम सामान्यीकृत संख्याओं के साथ काम कर रहे हैं, फिर परिणाम का पहला अंक एक के बराबर है, अगर x <= y, और शून्य अगर x <y। पहले मामले में, हम परिणाम के पहले अंक को 1 आवंटित करते हैं और शेष की गणना करते हैं, जो x - y है। शेष को पुन: y द्वारा विभाजित किया गया है। ऐसा करने के लिए, इसे बाईं ओर एक बिट में स्थानांतरित किया जाता है और नए परिणामी बिट को बीएफ रजिस्टर में स्थिति -1 पर संग्रहीत किया जाता है (इस प्रकार शिफ्ट प्रभाव के लिए क्षतिपूर्ति)। यदि परिणामी बिट शून्य के बराबर है, तो शेष बस x है और पहले मामले की तरह पुनरावर्ती विभाजन जारी है।

मुख्य विभाजन चक्र इस प्रकार है:
बा: = २ × रहो
if (Ba - Bb> 0) तो Be: = Ba - Bb, Bf [i]: = 1
और रहो: = बा
Bf [i]: = 0

I = 0 के लिए, .., - 14। Be में मध्यवर्ती परिणाम अभिव्यक्ति Ba: = 2 x Be को निष्पादित करने के लिए एक बिट को बाईं ओर स्थानांतरित किया जाता है। यह ऑपरेशन स्विच एफसी से जुड़े शिफ्टिंग डिवाइस में किया जाता है।

मंटिसा को विभाजित करने का परिणाम संख्या 1/2 <r <2 है। इन स्थितियों को चक्र 17 और 18 में जांचा जाता है। यदि आर <1 है, तो इकाई को घातांक से घटाया जाता है और परिणाम को सामान्यीकृत संख्या प्राप्त करने के लिए एक अंक को बाईं ओर स्थानांतरित किया जाता है।

तालिका 7. गुणन एल्गोरिथम चक्र

चक्र	मंच	प्रतिपादक	अपूर्णांश
0	I, II, III
1	IV, वी	आः = अफ	बा: = बीएफ
	I, II, III	एई: = एए - एबी	यदि (बा-बीबी> = 0) तब Be: = Ba-Bb; bt: = 1 और रहो: = बा; बीटी: = 0
2	IV, वी	आ: = ऐ, अब: = ०	Bf: = 0 अगर (बीटी = 1) तब Bf [0]: = 1 बा: = २ x Be
	I, II, III	एई: = एए + एबी	यदि (बा-बीबी> = 0) तब Be: = Ba-Bb; bt: = 1 और रहो: = बा; बीटी: = 0
3	IV, वी	आः = ऐ	अगर (बीटी = 1) फिर बीएफ [1]: = 1 बा: = २ x Be
	I, II, III	एई: = एए + एबी	यदि (बा-बीबी> = 0) तब Be: = Ba-Bb; bt: = 1 और रहो: = बा; बीटी: = 0
...	...	...	...
मैं	IV, वी	आः = ऐ	अगर (बीटी = 1) तब Bf [2-i]: = 1 बा: = २ x Be
	I, II, III	एई: = एए + एबी	यदि (बा-बीबी> = 0) तब Be: = Ba-Bb; bt: = 1 और रहो: = बा; बीटी: = 0
...	...	...	...
16	IV, वी	अफ: = एई	अगर (बीटी = 1) तब Bf [-14]: = 1 बा: = २ x Be
	I, II, III	एई: = एए + एबी	यदि (बा-बीबी> = 0) तब Be: = Ba-Bb; bt: = 1 और रहो: = बा; बीटी: = 0
17	IV, वी	यदि (Bf [0] = 0) तब Ab: = -1	बा: = बीएफ, बीबी: = ०
	I, II, III	एई: = एए + एबी	बन: = बा + बब
18	IV, वी	अफ: = एई	यदि (Bf [0] = 0) तब Bf: = 2xBe और Bf: = रहो

वर्गमूल निष्कर्षण

वर्गमूल निष्कर्षण एल्गोरिथ्म Z3 का मुख्य आकर्षण है। तालिका 8 में वर्गमूल की गणना के लिए आवश्यक 20 चक्रों के सूक्ष्म अनुक्रम को दिखाया गया है। प्रारंभ में, ऑपरेशन तर्क रजिस्टरों की एक जोड़ी <Af, Bf> में संग्रहीत किया जाता है। रजिस्टर <aa, Ba> की जोड़ी 0. पर रीसेट होती है। एल्गोरिथ्म एक समान घातांक के साथ संख्या के वर्गमूल की गणना करता है। यदि संख्या का घातांक भी नहीं है, तो मंटिसा को 1 अंक बाईं ओर स्थानांतरित कर दिया जाता है और प्रतिपादक का विखंडन किया जाता है। अंतिम घातांक (चक्र 19 में गणना) आधे मूल घातांक के बराबर है।

इस शास्त्रीय एल्गोरिथ्म का मुख्य विचार वर्गमूल निष्कर्षण ऑपरेशन को डिवीजन ऑपरेशन को कम करना है। X का वर्गमूल निकालने के लिए, हमें एक श्रृंखला Q की आवश्यकता होती है जैसे कि x / Q = Q। अंतिम क्यू को क्रमिक रूप से i-वें अंक को 1 पर सेट करके प्राप्त किया जाता है, इसके बाद स्थिति x> Q ^{2 की} जांच की जाती है। यदि शर्त पूरी नहीं हुई है, तो i-th अंक को 0 पर रीसेट किया जाना चाहिए।

मान लीजिए कि हमने पहले ही शून्य बाय -i + 1 अंक से परिणाम की गणना कर ली है। Q-i + 1 मंटिसा द्वारा निरूपित करें:

क्यू _{-आई + १} = बीएफ [०] * २ ^० + बीएफ [-1] * २ ^-1 + ... + बीएफ [-आई + १] * २ ^{-आई + १}

अगला, -i बिट q _{-i पर} सेट होता है, जो स्थिति को संरक्षित करना चाहिए:

x> = Q _-i ² = (Q _{-i + 1} + q _-i * 2 ^-i ) ²

यह शर्त सच है अगर:

x - Q _-i ² = (x - Q _{-i + 1} ² ) - 2 ^-i _qi (2 Q _{-i + 1} + 2 ^-i q _-i )> = 0

टी _-आई को अभिव्यक्ति का उपयोग करके परिभाषित करें:

2 ^-आई * टी _-आई = एक्स क्यू _-आई ^२ = (एक्स - क्यू _{-आई + १} ^२ ) - २ ^-आई क्यू _-आई (२ क्यू _{-आई + १} + २ ^-आई क्यू _-आई )

इसे इस प्रकार लिखा जा सकता है:

2 ^-आई टी _-आई = टी _{-आई + १} २ ^{-आई + १} - २ ^-आई क्यू _-आई (२ क्यू _{-आई + १} + २ ^-आई क्यू _-आई )

जिसमें हम एक पुनरावर्ती परिभाषा का उपयोग करते हैं:

2 ^{-आई + 1} टी _{-आई + १} = (एक्स - क्यू ^२ _{-आई + १} )

पिछली अभिव्यक्ति को सरल बनाने के बाद, हम प्राप्त करते हैं:

t _-i = 2 t _{-i + 1} - q _-i (2 Q _{-i + 1} + 2 ^-i _qi )

यदि q _-i = 1 के लिए t _-i सकारात्मक है, तो हम अंतिम परिणाम की रैंक -i को 1, अर्थात पर सेट करते हैं। Bf [-i]: = 1. यदि t _-i ऋणात्मक है, तो हम Bf [-i] सेट करते हैं: = ०. पुनरावर्ती गणना t0 = x से शुरू होती हैं। प्रत्येक चरण पर Q _{-i + 1} Bf में संग्रहीत आंशिक परिणाम का प्रतिनिधित्व करता है। -I बिट पहले से 1 पर सेट है और टी _-आई साइन चेक किया गया है। -I डिस्चार्ज के लिए वर्गमूल निष्कर्षण एल्गोरिदम का मुख्य चक्र इस प्रकार है:

बा: = २ x Be
Bb: = 2 x Bf
बी बी [-आई]: = १
if (Ba - Bb> = 0) तो Be: = Ba - Bb, Bf [-i]: = १
और रहो: = बा, बीएफ [-आई]: = ०

वर्गमूल की गणना करने के लिए, रजिस्टर बीएफ के सभी बिट्स का उपयोग किया जाता है। यदि मूल संख्या किसी दी गई सीमा में है, तो परिणाम भी एक सीमा में है।

तालिका 8. वर्गमूल एल्गोरिथ्म

चक्र	मंच	प्रतिपादक	अपूर्णांश
0	I, II, III
1	IV, वी		अगर (अफ [0] = 1) तब बा: = 2 * बीएफ और बा: = बीएफ बी बी [०]: = १
	I, II, III		यदि (बा-बीबी> = 0) तब Be: = Ba-Bb, bt: = 1 और रहो: = बा, बीटी: = ०
2	IV, वी		Bf: = 0 अगर (बीटी = 1) उसके बाद Bb [0]: = 1, Ba: = 2 * Be Bb: = 2 * Bf, Bb [-1]: = 1
	I, II, III		यदि (बा-बीबी> = 0) तब Be: = Ba-Bb, bt: = 1 और रहो: = बा, बीटी: = ०
3	IV, वी		अगर (बीटी = 1) तब बी बी [-1]: = 1, बा: = 2 * रहो Bb: = 2 * Bf, Bb [-2]: = 1
	I, II, III		यदि (बा-बीबी> = 0) तब Be: = Ba-Bb, bt: = 1 और रहो: = बा, बीटी: = ०
...	...	...	...
मैं	IV, वी		अगर (बीटी = 1) उसके बाद Bb [2-i]: = 1, Ba: = 2 * Be Bb: = 2 * Bf, Bb [1-i]: = 1
	I, II, III		यदि (बा-बीबी> = 0) तब Be: = Ba-Bb, bt: = 1 और रहो: = बा, बीटी: = ०
...	...	...	...
18	IV, वी		अगर (बीटी = 1) तब Bb [-16]: = 1, बा: = 2 * रहो Bb: = 2 * bf
	I, II, III		यदि (बा-बीबी> = 0) तब Be: = Ba-Bb, bt: = 1 और रहो: = बा, बीटी: = ०
19	IV, वी	आः = अफ / २	बा: = बीएफ, बीबी: = ०
	I, II, III	एई: = एए + ०	बन: = बा + बब
20	IV, वी	अफ: = एई	बफ: = हो

निर्देश कीबोर्ड इनपुट और आउटपुट

दशमलव में इनपुट और आउटपुट के साथ दो सबसे जटिल निर्देश Z3 हैं। 4 अंकों की दशमलव संख्या कीबोर्ड के माध्यम से दर्ज की जाती है और बाइनरी प्रतिनिधित्व में बदल जाती है। यह प्रत्येक अंक को क्रमिक रूप से पढ़ने, इसे द्विआधारी प्रतिनिधित्व में परिवर्तित करने और अंकों के बा [-10], बा [-11], बा [-12] और बा रजिस्टर के [-13] में सहेज कर किया जाता है। रजिस्टर में संख्या 10 से गुणा की जाती है और प्रक्रिया शेष अंकों के साथ दोहराई जाती है। 4 पुनरावृत्तियों के बाद, दशमलव इनपुट पूरी तरह से एक द्विआधारी प्रतिनिधित्व में बदल जाता है (द्विआधारी प्रतिनिधित्व का घातांक अप्रत्यक्ष रूप से 10 से गुणा होने पर पाली के माध्यम से बनता है)। सबसे कठिन हिस्सा एक्सपोनेंट की प्रोसेसिंग है। यदि घातांक e धनात्मक है, तो mantissa 10 से e गुणा किया जाता है। यदि ऋणात्मक है, तो | e | 0.1 बार। 10 से गुणा करना अपेक्षाकृत सरल है: बीट में मंटिसा को बाईं ओर 1 बिट में स्थानांतरित किया जा सकता है और फिर बा (यानी, बा: = 2 एक्स बी) में संग्रहीत किया जा सकता है। उसी समय, Be को 3 बिट्स बाईं ओर स्थानांतरित किया जा सकता है और फिर Bb (यानी, Bb: = 8 x Be) में संग्रहीत किया जा सकता है। बा और बीबी का जोड़ वांछित परिणाम देता है: संख्या को Be से 10. से गुणा करना। प्रक्रिया प्रत्येक गुणन के लिए 4 चक्र लेती है, दशमलव घातांक +8 के लिए कुल 32 चक्र। चूंकि रीडिंग ऑपरेशन के लिए न्यूनतम नौ चक्रों की आवश्यकता होती है, इसका मतलब है कि एक घातांक +8 के साथ एक दशमलव संख्या 41 चक्रों में पढ़ी जाती है।

एक नकारात्मक प्रतिपादक के मामले में, शिफ्ट और परिवर्धन का उपयोग करके 0.1 की एक निरंतरता से गुणा भी किया जाता है। यह गुणन थोड़ा अधिक जटिल है, क्योंकि द्विआधारी प्रतिनिधित्व में 0.1 की संख्या आवधिक है। सूक्ष्म परिणामों का वर्णन हमें मुख्य विषय से बहुत दूर ले जाएगा, इसलिए हम इसे छोड़ देते हैं। (यह ज़्यूस के पेटेंट आवेदन में पाया जा सकता है। [१४])।

डिस्प्ले पर प्रदर्शित करने का निर्देश 10. द्वारा पुनरावृत्त गुणन या विभाजनों का उपयोग करके किया जाता है। यदि रजिस्टर R1 में बाइनरी एक्सपोजर सकारात्मक है, तो बाइनरी एक्सपोर्टर को दो के बराबर बनाने के लिए कई बार संख्या को 0.1 से गुणा किया जाता है और जबकि रजिस्टर के 4 बाएं अंकों में Bf से एक नंबर होता है। 0 से 9 (0000 और 1001)। यह एक दशमलव संख्या है जिसे आउटपुट पैनल के अगले कॉलम में प्रदर्शित किया जा सकता है। बीएफ में मंटिसा से संख्या को घटाया जाता है और अगले अंक के साथ प्रक्रिया जारी रहती है। यदि आर 1 में द्विआधारी घातांक नकारात्मक है, तो प्रक्रिया समान है, सिवाय इसके कि यह 10 से गुणा किया जाता है।

सामान्य वास्तुकला Z3

अब अंजीर में दिखाए गए विस्तृत आरेख Z3 पर विचार करें। 8. नियंत्रण उपकरणों और इनपुट / आउटपुट पैनल पर पहले चर्चा की जा चुकी है। ध्यान दें कि इनपुट कीबोर्ड के 4 दशमलव अंक को स्विच ब्लॉक ज़, ज़ब, जेडसी और जेड के माध्यम से रजिस्टर बा में ले जाया जाता है, जो एक के बाद एक सक्रिय होते हैं।

स्विच ब्लॉक ईजी और ईआई का उपयोग कुछ प्रयुक्त स्थिरांक को प्रतिपादक रजिस्टर (+13 और -4, जो संख्या प्रणाली को बदलने के लिए किया जाता है) में लोड करने के लिए किया जाता है। स्क्वेयर रूट एल्गोरिथम में रजिस्टर Af और रजिस्टर Aa के बीच का शिफ्टर Ee का उपयोग किया जाता है। परिणाम (Aa) का घातांक मूल संख्या (Af) के आधे घातांक के बराबर हो जाता है।

Ah1 दो-राज्य स्विच है। जब यह शून्य पर होता है, तो लोडिंग ऑपरेंड के लिए रजिस्टर की एक जोड़ी <Af, Bf> उपलब्ध होती है। यह स्विच नियंत्रण रेखा ai द्वारा शून्य पर रीसेट है। यदि आवश्यक हो तो रजिस्टर Af, Ab, Bf और Bb को क्लियर करने के लिए कंट्रोल लाइन्स अल, aj, bl और bj का उपयोग किया जाता है।

एई के तहत "शून्य, अनंत" नामक ब्लॉक एक अपवाद हैंडलिंग योजना है। वे लगातार डेटा बस (संचालन और मेमोरी से डेटा के परिणाम) की निगरानी करते हैं और यदि आवश्यक हो, तो संबंधित अपवाद झंडे सेट करें। Be के तहत बायसिंग डिवाइस का उपयोग मंटिसा को एक बिट में दाईं ओर स्थानांतरित करने के लिए किया जाता है। यह सामान्य होने के लिए आवश्यक है, ऐसे मामलों में जहां Be = = 2 हो।

स्विच Fp और Fq स्विच ब्लॉक Fc और Fa के तहत शिफ्टर में शिफ्ट की मात्रा और दिशा को नियंत्रित करते हैं। स्विच Fh, Fi, Fk, Fl और Fm अन्य बायसिंग डिवाइस पर एक समान कार्य करते हैं। ये 5 अंक -16 से 15 तक की संख्या का प्रतिनिधित्व करते हैं, जो दूसरी शिफ्टिंग डिवाइस की सीमा से मेल खाता है। शिफ्ट के बाद, परिणाम के प्रतिपादक को बदलने के लिए एल्गोरिथम के अनुसार, एफएच से एफएम तक के स्विच द्वारा प्रतिनिधित्व संख्या को स्विच बीएन से रजिस्टर एब के ब्लॉक के माध्यम से स्थानांतरित किया जाता है। यदि संख्या को 10 बिट में बाईं ओर स्थानांतरित किया जाता है, तो +10 परिणाम के घातांक से घटाया जाता है। गणना के बाद मुख्य रूप से ऐसी बड़ी पारियों की आवश्यकता होती है।
आइए Z3 के आरेख पर फिर से देखें। इस मशीन में सब कुछ एक आधुनिक फ्लोटिंग पॉइंट माइक्रोप्रोसेसर जैसा दिखता है। यह आश्चर्यजनक है कि ज़ूज़े कंप्यूटर के बहुत अच्छे समय में इस तरह के एक अच्छे वास्तुशिल्प समाधान को खोजने में सक्षम था। Z3 प्रोसेसर में कुल 600 रिले शामिल हैं; तीन बार उतनी स्मृति। हार्डवेयर को बदलने की क्षमता के बिना संरचना का अनुकूलन करने के लिए, Tsuse को हर समय मशीन की तार्किक संरचना पर पुनर्विचार करने के लिए मजबूर किया गया था। उनके पास मार्क I पर ENIAC या IBM के विकास के लिए अमेरिकी रक्षा विभाग से असीमित धन की विलासिता नहीं थी। वह अकेला था। इस तथ्य के बावजूद कि इसने उन्हें वैचारिक पक्ष में लाभ दिया, इसने अपने minuses को भी लाया, यह देखते हुए कि द्वितीय विश्व युद्ध के बाद संयुक्त राज्य अमेरिका में उभर रहे कंप्यूटर उद्योग पर Z1 और Z3 मशीनों का कितना कम प्रभाव था। [13]

कंप्यूटर का आविष्कार

Z3 का मुख्य दोष कई निर्देशों में सशर्त कूदता की पूर्ण अनुपस्थिति है। जब प्रोग्राम को छिद्रित टेप पर संग्रहीत किया जाता है, तो इस समस्या को हल करने का एक संभावित तरीका कई टेप और एक तंत्र पेश करना है जो आपको टेप के बीच स्विच करने की अनुमति देता है (जैसा कि हार्वर्ड मार्क I के साथ किया गया था)। एक और तरीका एक सॉफ्टवेयर काउंटर का उपयोग करना है ताकि छिद्रित टेप को आगे और पीछे मांग पर वापस लाया जा सके।
कभी-कभी कम्प्यूटिंग मशीनों और यूनिवर्सल कंप्यूटर्स के बीच की रेखा को स्टोर करने वाले कार्यक्रमों (बाहरी और आंतरिक) की विधि के आधार पर तैयार किया जाता है। मेरा मानना ​​है कि यह मानदंड उपयुक्त नहीं है। एक बाहरी कार्यक्रम संख्यात्मक डेटा के व्याख्याकार के रूप में काम कर सकता है। एक बाहरी प्रोग्राम प्रोसेसर का एक स्थायी हिस्सा बन जाता है, और डेटा प्रोग्राम बन जाता है, उसी तरह जैसे कि यूनिवर्सल ट्यूरिंग मशीन एक दुभाषिया के रूप में काम करती है। मेरा मानना ​​है कि यूनिवर्सल कंप्यूटर के लिए एक शर्त निर्देशों का एक न्यूनतम सेट है और अप्रत्यक्ष रूप से संबोधित है। [११] अप्रत्यक्ष संबोधन को स्व-संशोधित कार्यक्रम लिखकर अनुकरण किया जा सकता है, इसलिए निर्देशों का समूह निर्धारण मानदंड बन जाता है। पर्याप्त पते वाली मेमोरी, एक बैटरी और सीएलआर (स्पष्ट), INC (वेतन वृद्धि), LOAD, स्टोरेज और BZ (ब्रांचिंग यदि शून्य) निर्देशों को निष्पादित करने में सक्षम मशीन एक सार्वभौमिक कंप्यूटर है। इस मामले में, Z1 एक पूर्ण कंप्यूटर नहीं था, लेकिन कई अन्य प्रारंभिक कंप्यूटर थे। एबीसी मशीन गॉस विधि द्वारा रैखिक समीकरणों के समाधान के लिए एक विशेष मशीन थी। हार्वर्ड मार्क I में सशर्त कूद नहीं था, हालांकि इसने लूप लागू किया। ENIAC प्रोग्राम करने योग्य नहीं था - भवन ब्लॉकों के बीच डेटा प्रवाह हार्डवेयर में सेट किया गया था। सशर्त संक्रमण प्रतिबंधों के साथ उपलब्ध थे, लेकिन स्व-संशोधित कार्यक्रम, निश्चित रूप से, सवाल से बाहर थे।

तालिका 9. वास्तुशिल्प सुविधाओं की तुलना

मशीन	मेमोरी और सीपीयू अलग हो जाते हैं	सशर्त कूदता है	सॉफ्टवेयर या हार्डवेयर प्रोग्राम करने योग्य	स्व-संशोधित कार्यक्रम	अप्रत्यक्ष संबोधन
जेड 1	हां	नहीं	मुलायम	नहीं	नहीं
अटानासोव की कार	हां	नहीं	कठिन	नहीं	नहीं
हार्वर्ड मार्क I	नहीं	नहीं	मुलायम	नहीं	नहीं
ENIAC	नहीं	आंशिक रूप से	कठिन	नहीं	नहीं
मैकस्टर मार्क I	हां	हां	मुलायम	नहीं	नहीं

तालिका 10. कुछ अतिरिक्त वास्तुशिल्प विशेषताएं

मशीन	आंतरिक संख्या प्रणाली	निश्चित या तैरनेवाला बिंदु	बिटवाइज़ अंकगणित	आर्किटेक्चर	प्रौद्योगिकी
जेड 1	बाइनरी	चल	नहीं	संगत	यांत्रिक
अटानासोव की कार	बाइनरी	स्थिर	हां	वेक्टर	इलेक्ट्रोनिक
हार्वर्ड मार्क I	दशमलव	स्थायी	नहीं	समानांतर	विद्युत
ENIAC	दशमलव	स्थायी	नहीं	वर्तमान प्रवाह	इलेक्ट्रोनिक
मैकस्टर मार्क I	बाइनरी	स्थायी	हां	संगत	इलेक्ट्रोनिक

टेबल्स 9 और 10 उपरोक्त वर्णित शुरुआती कंप्यूटरों के बारे में सबसे महत्वपूर्ण जानकारी दिखाते हैं। जैसा कि तालिकाओं से स्पष्ट होना चाहिए, प्रारंभिक कंप्यूटरों में से एक भी सार्वभौमिक कंप्यूटर की सभी शर्तों को पूरा नहीं करता है। मैंने मैनचेस्टर मार्क I का भी उल्लेख किया, जिसे 1946 से 1948 तक बनाया गया था, क्योंकि जहां तक ​​मुझे पता है, यह पहली मशीन है जो एक यूनिवर्सल कंप्यूटर के लिए मेरी शर्तों का पूरी तरह से अनुपालन करती है। मार्क I को फ्रेडरिक विलियम्स (एफसी विलियम्स) और टॉम किलबर्न के नेतृत्व में बनाया गया था(टी। किलबर्न)। वह अपने प्रोग्राम को कैथोड रे ट्यूब पर लागू रैंडम एक्सेस मेमोरी में स्टोर करती है। सभी आवश्यक प्राथमिक निर्देश उपलब्ध हैं (एक संशोधित रूप में), और इस तथ्य के बावजूद कि इसमें अप्रत्यक्ष रूप से संबोधित नहीं है, यह स्व-परिवर्तनीय कार्यक्रमों को लागू कर सकता है। पहला कार्यक्रम जून 1948 में शुरू किया गया था, जिसमें बड़ी संख्या के सबसे बड़े विभाजक की गणना की गई थी। सितंबर 1948 में, ट्यूरिंग ने मैनचेस्टर विश्वविद्यालय के गणित विभाग में रीडर की उपाधि प्राप्त की और दुनिया के पहले सार्वभौमिक कंप्यूटर के लिए कई कार्यक्रम लिखे। एक सार्वभौमिक कंप्यूटर की उनकी दृष्टि 1936 में प्रकाशित हुई थी, उसी वर्ष Z1 स्टोरेज डिवाइस पूरा हो गया था। टेबल्स 9 और 10 यह व्यक्त करते हैं कि कंप्यूटर का आविष्कार एक सामूहिक उपलब्धि थी और 12 वर्षों में फैला।

धन्यवाद

योजनाबद्ध प्रलेखन का निर्णय केवल हाले और बर्लिन में विश्वविद्यालयों में मेरे कुछ छात्रों के सहयोग से संभव था। मैं Z3 प्रोसेसर के गाटा-स्तरीय सिम्युलेटर को लागू करने के लिए अलेक्जेंडर थरम और एक्सल बाउर को धन्यवाद देता हूं। हमें समझ में आया कि जब सिम्युलेटर शुरू करने से इनकार कर रहा था तो सिंक्रनाइज़ेशन समस्या क्या थी। मैं फ्रांज कोनजेनी, रीमुंड स्पिट्जर और रोलैंड शुल्त्स को भी धन्यवाद देता हूं, जिन्होंने स्टैंड-अलोन प्रोसेसर सिम्युलेटर का हिस्सा लिखा था। हमने कोनराड ज़ूस की मदद से Z3 पर काम करना शुरू किया, जो स्वेच्छा से हमारे सवालों का जवाब देता है। हम चकित थे कि, 60 से अधिक वर्षों के बाद, पूरे जेड 3 डिजाइन को उसके सिर में कैसे रखा गया है। दुर्भाग्य से, Tsuse की मृत्यु दिसंबर 1995 में हुई, इससे पहले कि उनके काम का विवरण पूरा हो गया। यह कार्य उनकी स्मृति को समर्पित है।

साहित्य

1. H. Aiken and G. Hopper, “The Automatic Sequence Controlled Calculator,” reprinted in B. Randell, ed., The Origins of Digital Computers. Berlin: Springer Verlag, 1982, pp. 203-222.
2. AW Burks and AR Burks, “The ENIAC: First General Purpose Electronic Computer,” Annals of the History of Computing, vol. 3, no. 4, pp. 310-399, 1981.
3. AW Burks and AR Burks, The First Electronic Computer: The Atanasoff Story. Ann Arbor: Univ. of Michigan Press, 1988.
4. K.-H. Czauderna, Konrad Zuse, der Weg zu seinem Computer Z3. Munich: Oldenbourg Verlag, 1979.
5. D. Knuth, The Art of Computer Programming-Seminumerical Algorithms, vol. 2. Reading, Mass.: Addison Wesley, 1981.
6. I. Koren, Computer Arithmetic Algorithms. Englewood Cliffs, NJ: Prentice Hall, 1993.
7. SH Lavington, A History of Manchester Computers. Manchester, England: NCC Publications, 1975.
8. SH Lavington, Early British Computers. Manchester, England: Digital Press, 1980.
9. B. Randell, ed., The Origins of Digital Computers. Berlin: Springer Verlag, 1982.
10. R. Rojas, “Who Invented the Computer? The Debate from the Viewpoint of Computer Architecture,” W. Gautschi, ed., Fifty Years Mathematics of Computation, Proceedings of Symposia in Applied Mathematics, AMS, pp. 361-366, 1993.
11. R. Rojas, “On Basic Concepts of Early Computers in Relation to Contemporary Computer Architectures,” Proc. 13th World Computer Congress, Hamburg, pp. 324-331, 1994.
12. U. Schweier and D. Saupe, “Funktions und Konstruktions prinzipien der programmgesteuerten mechanischen Rechen maschine Z1,” Arbeitspapiere der GMD 321, Bonn, 1988.
13. N. Stern, From ENIAC to UNIVAC. Bedford: Digital Press, 1981.
14. K. Zuse, Patentanmeldung Z-2391, German Patent Office, Berlin, 1941.
15. K. Zuse, Der Computer mein Lebenswerk. Berlin: Springer-Verlag, 1970.
16. K. Zuse, personal communication, Mar. 18, 1995.