CPUコアまたはSMPとは何ですか？

はじめに

こんにちは、今日は普通のプログラマーにはほとんど知られていないかなり単純なトピックに触れたいと思いますが、皆さんそれぞれがおそらくそれを使用したでしょう。
対称型マルチプロセッシング（一般的には-SMP）-すべてのマルチタスクオペレーティングシステムに見られるアーキテクチャであり、もちろんそれらは不可欠な部分です。 プロセッサのコアが多くなればなるほど、プロセッサはより強力になることは誰もが知っていますが、そうですが、OSは同時に複数のコアをどのように使用できますか？ 一部のプログラマーは、このレベルの抽象化には至りません-彼らは単にそれを必要としませんが、誰もがSMPの仕組みに興味があると思います。

マルチタスクとその実装

コンピュータアーキテクチャを研究したことがある人は、プロセッサ自体が一度に複数のタスクを実行できないことを知っています。マルチタスクでは、これらのタスクを切り替えるOSのみが提供されます。 マルチタスクにはいくつかの種類がありますが、最も適切で便利で広く使用されているのは、マルチタスクを混雑させることです（ウィキペディアでその主な側面を読むことができます）。 これは、各プロセス（タスク）が独自の優先度を持っているという事実に基づいており、この優先度は、それに割り当てられるプロセッサ時間の量に影響します。 各タスクには1つのタイムスライスが与えられ、その間にプロセスが何かを実行します;タイムスライスが期限切れになると、OSは別のタスクに制御を渡します。 質問が発生します-メモリ、デバイスなどのコンピューターリソースを配布する方法。 プロセス間？ すべてが非常に簡単です。Windowsはそれ自体を行い、Linuxはセマフォシステムを使用します。 ただし、1つのコアは深刻ではありません。

割り込みとPIC

おそらくこれはニュースになりますが、一部はそうではありませんが、i386アーキテクチャ（x86アーキテクチャについては説明しますが、ARMは考慮しません。 （一部のサービスまたは常駐プログラムを作成するレベルでも）、OSまたはプログラムにイベントを通知するために、割り込み（ハードウェア割り込み、IRQについてのみ説明します）を使用します。 たとえば、PITによって呼び出される割り込み0x8（PICの構成方法に応じて、たとえば0x20などの保護モードとロングモードの場合）があります。これは、たとえば、必要な頻度で割り込みを生成できます。 次に、タイムスライスの配布に対するOSの動作が0に減り、割り込みが呼び出されるとプログラムが停止し、たとえばカーネルに制御が与えられ、現在のプログラムデータ（レジスタ、フラグなど）が保存され、次のプロセスに制御が与えられます。

おそらくご存知のように、割り込みとは、ある時点で、機器またはプログラム自体によって呼び出される関数（またはプロシージャ）です。 合計で、プロセッサは2つのPICで16の割り込みをサポートします。 プロセッサにはフラグがあり、そのうちの1つは「I」フラグ-割り込み制御です。 このフラグを0に設定すると、プロセッサはハードウェアの中断を引き起こしません。 ただし、ビットIが0に設定されている場合でも、いわゆるNMI（マスク不可能な割り込み）が存在することに注意してください。PICプログラミングを使用すると、割り込みデータを無効にできます。 IRET-彼らは再び禁止されません。 通常のプログラムの下では、割り込み呼び出しを追跡できないことに注意してください-プログラムは停止してしばらくしてから再開しますが、プログラムは気づきさえしません（はい、割り込みが呼び出されたことを確認できます-なぜですか？

PIC-プログラマブル割り込みコントローラー

ウィキから：

原則として、それはプロセッサ自体またはそのフレームの複雑なチップの一部として作成される電子デバイスであり、その入力はさまざまなデバイスの対応する出力に電気的に接続されます。 割り込みコントローラの入力番号は「IRQ」で示されます。 この番号は、割り込み優先順位と、割り込みベクトルのテーブル（INT）へのエントリの番号とを区別する必要があります。 そのため、たとえば、プロセッサのリアルモード（MS-DOSはこのモードで動作）のIBM PCでは、標準キーボードからの割り込みはIRQ 1とINT 9を使用します。

元のIBM PCプラットフォームは、非常に単純な割り込みスキームを使用しています。 割り込みコントローラーは、異なるデバイスの信号を順番に繰り返すか、新しい割り込みが見つかったときに最初にリセットされる単純なカウンターです。 前者の場合、デバイスの優先度は等しく、後者の場合、シリアル番号が小さい（またはカウントが大きい）デバイスの優先度が高くなります。

ご承知のとおり、これはデバイスが割り込み要求を送信できるようにする電子回路であり、通常は正確に2つあります。

それでは、記事のトピックに移りましょう。

SMP

この標準を実装するために、新しいスキームがマザーボードに追加され始めました：APICとACPI。 最初の話をしましょう。

APIC-高度なプログラマブル割り込みコントローラー、PICの改良バージョン。 マルチプロセッサシステムで使用され、すべての最新のIntelプロセッサの不可欠な部分です（および互換性があります）。 APICは、複雑な割り込み転送およびプロセッサ間の割り込み送信に使用されます。 これらのことは、古いPIC仕様では不可能でした。

ローカルAPICおよびIO APIC

APICベースのシステムでは、各プロセッサは「コア」と「ローカルAPIC」で構成されています。 ローカルAPICは、プロセッサ固有の割り込み構成を処理します。 とりわけ、「内部クロック」やその他の「ローカル」割り込みソースなどのイベントを割り込みベクトルに変換するローカルベクターテーブル（LVT）が含まれています（たとえば、連絡先LocalINT1はNMI例外を発生させ、 2”対応するLVT入力に）。

ローカルAPICの詳細については、最新のIntelプロセッサの「システムプログラミングガイド」を参照してください。

さらに、APIC IO（たとえば、Intel 82093AA）があります。これは、チップセットの一部であり、すべてのプロセッサの静的および動的対称割り込みの両方を含むマルチプロセッサ割り込み制御を提供します。 複数のI / Oサブシステムを持つシステムでは、各サブシステムが独自の割り込みセットを持つことができます。

各割り込みピンは、エッジまたはレベルトリガーとして個別にプログラムされます。 割り込みベクトルと割り込み制御情報は、割り込みごとに指定できます。 間接的なレジスタアクセススキームは、内部APIC I / Oレジスタにアクセスするために必要なメモリ空間を最適化します。 メモリ空間を割り当てる際のシステムの柔軟性を高めるために、2つのAPIC I / Oレジスタは再配置可能ですが、デフォルトは0xFEC00000です。

「ローカル」APICの初期化

ローカルAPICはブート時にアクティブになり、ビット11 IA32_APIC_BASE（MSR）をリセットすることで無効にできます（これは、PentiumにこのようなMSRがないため、ファミリが5を超えるプロセッサでのみ機能します）。次に、プロセッサは互換性のある8259 PICから割り込みを受け取ります。 ただし、Intelのソフトウェア開発ガイドには、IA32_APIC_BASEを介してローカルAPICを無効にした後、完全にリセットされるまで有効にできないことが記載されています。 APO IOは、8259デバイスをエミュレートするようにレガシーモードで動作するように構成することもできます。

ローカルAPICレジスタは、物理ページFEE00xxxにマップされます（表8-1 Intel P4 SPGを参照）。 このアドレスは、構成内に存在する各ローカルAPICで同じです。つまり、現在コードが実行されているローカルAPICカーネルのレジスタに直接アクセスできます。 実際のAPICベースを定義するMSRがあることに注意してください（ファミリが5を超えるプロセッサでのみ使用可能）。 MADTにはローカルAPICベースが含まれます。64ビットシステムでは、ベースアドレスの64ビット再定義を指定するフィールドが含まれる場合があり、代わりに使用する必要があります。 ローカルAPICベースは、見つけた場所だけに残すことも、好きな場所に移動することもできます。 注：4 GBのRAMを超えて移動できるとは思わない。

ローカルAPICが割り込みを受信できるようにするには、スプリアス割り込みベクトルレジスタを構成する必要があります。 このフィールドの正しい値は、下位8ビットの偽割り込みにマップするIRQ番号であり、8ビット目を1に設定してAPICを実際に有効にします（詳細については仕様を参照）。 下位4ビットが設定されている割り込み番号を選択する必要があります。 最も簡単な方法は0xFFを使用することです。 一部の古いプロセッサでは、これらの値の下位4ビットを1に設定する必要があるため、これは重要です。

8259 PICを正しく無効にします。 これは、APICの構成とほぼ同じくらい重要です。 これは2つのステップで行います。すべての割り込みをマスクし、IRQを再割り当てします。 すべての割り込みをマスクすると、PICでそれらが無効になります。 割り込みの再マッピングは、おそらくPICを使用したときに既に行ったことです。例外との競合を避けるために、割り込み要求を0ではなく32で開始する必要があります。最初の32個の割り込みは例外です）。 次に、これらの割り込みベクトルを他の目的に使用しないでください。 これは、すべてのPIC割り込みをマスクしたにもかかわらず、誤った割り込みをスローする可能性があり、カーネルで例外として誤って処理される可能性があるためです。
SMPに移りましょう。

対称マルチタスク：初期化

起動シーケンスは、CPUによって異なります。 インテルプログラマーズガイド（第7.5.4項）には、インテルXeonプロセッサー用の初期化プロトコルが含まれており、古いプロセッサーについては説明していません。 一般的な「すべてのプロセッサタイプ」アルゴリズムについては、Intel Multiprocessor Specificationを参照してください。

80486の場合（外部APIC 8249DXを使用）、IPIT INITに続いてIPI「INITレベルのアサート解除」をSIPIなしで使用する必要があります。 つまり、コードの実行を開始する場所（SIPIのベクトル部分）を伝えることができず、常にBIOSコードの実行を開始します。 この場合、BIOSがjmp far〜[0：0x0469]を実行するように、CMOS BIOSリセット値を「ファージャンプでウォームスタート」に設定（つまり、CMOS 0x0Fを10に設定）してから、セグメントとオフセットを設定しますAPエントリポイントは0x0469です。

「INITレベルのアサート解除」IPIは新しいプロセッサ（Pentium 4およびIntel Xeon）ではサポートされておらず、これらのプロセッサではAFAIKは完全に無視されます。

新しいプロセッサ（P6、Pentium 4）では1つのSIPIで十分ですが、古いIntelプロセッサ（Pentium）または他のメーカーのプロセッサに2番目のSIPIが必要かどうかはわかりません。 また、最初のSIPI（バスノイズなど）の配信に失敗した場合に、2番目のSIPIが存在する可能性もあります。

通常、最初のSIPIを送信してから、APが実行中のプロセッサの数を増やすかどうかを確認します。 数ミリ秒以内にこのカウンタが増加しない場合、2番目のSIPIを送信します。 これは一般的なIntelアルゴリズム（SIPI間で200マイクロ秒の遅延がある）とは異なりますが、初期ブート中に200マイクロ秒の遅延を正確に測定できるタイムソースを見つけることはそれほど簡単ではありません。 また、実際のハードウェアでは、SIPI間の遅延が長すぎる場合（そして私の方法を使用していない場合）、メインAPがOSの初期AP起動コードを2回実行できることがわかりました（この場合、OSは実際の2倍のプロセッサがあります）。

これらの信号をバスでブロードキャストして、存在する各デバイスを開始できます。 ただし、特別に無効にされたプロセッサをオンにすることもできます（「欠陥」であるため）。

MTテーブルを使用して情報を検索する

マルチプロセッシング向けの一部の情報（新しいマシンでは利用できない場合があります）。 最初に、MP浮動ポインター構造を見つける必要があります。 16バイトの境界に配置され、「_ MP_」または0x5F504D5Fの先頭に署名が含まれています。 OSはEBDA、BIOS ROMスペース、および「ベースメモリ」の最後のキロバイトを調べる必要があります。 ベースメモリのサイズは、キロバイト単位の0x413から1 KBを引いた2バイトの値で指定されます。 これは構造がどのように見えるかです：

struct mp_floating_pointer_structure { char signature[4]; uint32_t configuration_table; uint8_t length; // In 16 bytes (eg 1 = 16 bytes, 2 = 32 bytes) uint8_t mp_specification_revision; uint8_t checksum; // This value should make all bytes in the table equal 0 when added together uint8_t default_configuration; // If this is not zero then configuration_table should be // ignored and a default configuration should be loaded instead uint32_t features; // If bit 7 is then the IMCR is present and PIC mode is being used, otherwise // virtual wire mode is; all other bits are reserved } 

ポインタのフローティング構造が指す構成テーブルは次のとおりです。

 struct mp_configuration_table { char signature[4]; // "PCMP" uint16_t length; uint8_t mp_specification_revision; uint8_t checksum; // Again, the byte should be all bytes in the table add up to 0 char oem_id[8]; char product_id[12]; uint32_t oem_table; uint16_t oem_table_size; uint16_t entry_count; // This value represents how many entries are following this table uint32_t lapic_address; // This is the memory mapped address of the local APICs uint16_t extended_table_length; uint8_t extended_table_checksum; uint8_t reserved; } 

構成テーブルの後には、entry_countというエントリがあり、これにはシステムに関する詳細情報が含まれ、その後に拡張テーブルが続きます。 エントリは、プロセッサを表す20バイト、または他の何かを表す8バイトです。 APICプロセッサとI / Oレコードは次のようになります。

 struct entry_processor { uint8_t type; // Always 0 uint8_t local_apic_id; uint8_t local_apic_version; uint8_t flags; // If bit 0 is clear then the processor must be ignored // If bit 1 is set then the processor is the bootstrap processor uint32_t signature; uint32_t feature_flags; uint64_t reserved; } 

IO APICエントリは次のとおりです。

 struct entry_io_apic { uint8_t type; // Always 2 uint8_t id; uint8_t version; uint8_t flags; // If bit 0 is set then the entry should be ignored uint32_t address; // The memory mapped address of the IO APIC is memory } 

APICを使用して情報を検索する

MAPIテーブル（APIC）はACPIにあります。 この表には、ローカルAPICがリストされており、その数はプロセッサのコアの数に対応している必要があります。 この表の詳細はここにはありませんが、インターネットで見つけることができます。

APを起動

情報を収集したら、PICを無効にし、APIC I / Oの準備をする必要があります。 また、ローカルAPICのBSPを構成する必要があります。 次に、SIPIを使用してAPを起動します。

カーネルを起動するためのコード：

起動時に指定するベクトルは、開始アドレスを示すことに注意してください。ベクトル0x8-アドレス0x8000、ベクトル0x9-アドレス0x9000などです。

 // ------------------------------------------------------------------------------------------------ static u32 LocalApicIn(uint reg) { return MmioRead32(*g_localApicAddr + reg); } // ------------------------------------------------------------------------------------------------ static void LocalApicOut(uint reg, u32 data) { MmioWrite32(*g_localApicAddr + reg, data); } // ------------------------------------------------------------------------------------------------ void LocalApicInit() { // Clear task priority to enable all interrupts LocalApicOut(LAPIC_TPR, 0); // Logical Destination Mode LocalApicOut(LAPIC_DFR, 0xffffffff); // Flat mode LocalApicOut(LAPIC_LDR, 0x01000000); // All cpus use logical id 1 // Configure Spurious Interrupt Vector Register LocalApicOut(LAPIC_SVR, 0x100 | 0xff); } // ------------------------------------------------------------------------------------------------ uint LocalApicGetId() { return LocalApicIn(LAPIC_ID) >> 24; } // ------------------------------------------------------------------------------------------------ void LocalApicSendInit(uint apic_id) { LocalApicOut(LAPIC_ICRHI, apic_id << ICR_DESTINATION_SHIFT); LocalApicOut(LAPIC_ICRLO, ICR_INIT | ICR_PHYSICAL | ICR_ASSERT | ICR_EDGE | ICR_NO_SHORTHAND); while (LocalApicIn(LAPIC_ICRLO) & ICR_SEND_PENDING) ; } // ------------------------------------------------------------------------------------------------ void LocalApicSendStartup(uint apic_id, uint vector) { LocalApicOut(LAPIC_ICRHI, apic_id << ICR_DESTINATION_SHIFT); LocalApicOut(LAPIC_ICRLO, vector | ICR_STARTUP | ICR_PHYSICAL | ICR_ASSERT | ICR_EDGE | ICR_NO_SHORTHAND); while (LocalApicIn(LAPIC_ICRLO) & ICR_SEND_PENDING) ; } void SmpInit() { kprintf("Waking up all CPUs\n"); *g_activeCpuCount = 1; uint localId = LocalApicGetId(); // Send Init to all cpus except self for (uint i = 0; i < g_acpiCpuCount; ++i) { uint apicId = g_acpiCpuIds[i]; if (apicId != localId) { LocalApicSendInit(apicId); } } // wait PitWait(200); // Send Startup to all cpus except self for (uint i = 0; i < g_acpiCpuCount; ++i) { uint apicId = g_acpiCpuIds[i]; if (apicId != localId) LocalApicSendStartup(apicId, 0x8); } // Wait for all cpus to be active PitWait(10); while (*g_activeCpuCount != g_acpiCpuCount) { kprintf("Waiting... %d\n", *g_activeCpuCount); PitWait(10); } kprintf("All CPUs activated\n"); } 

 [org 0x8000] AP: jmp short bsp ;     -   BSP xor ax,ax mov ss,ax mov sp, 0x7c00 xor ax,ax mov ds,ax ; Mark CPU as active lock inc byte [ds:g_activeCpuCount] ;   ,   jmp zop bsp: xor ax,ax mov ds,ax mov dword[ds:g_activeCpuCount],0 mov dword[ds:g_activeCpuCount],0 mov word [ds:0x8000], 0x9090 ;  JMP   2 NOP' ;   ,   

今、あなたが理解しているように、OSが多くのコアを使用するには、各コア、各コア、その割り込みなどにスタックを構成する必要がありますが、最も重要なことは、対称マルチプロセッシングを使用する場合、すべてのコアが同じリソースを持っていることです：1つのメモリ、 1つのPCIなど、OSはコア間のタスクのみを並列化できます。

この記事が退屈ではなく、非常に有益であることを願っています。 次回は、シェーダーやクールなビデオカードを使用せずに、画面に描画する方法について説明できると思います（そして今では描画します）。

頑張って